ddr3分享一下设计。

chisir2000

免费贡献给大家。

游客，如果您要查看本帖隐藏内容请回复

cousins

你要看你是做什么产品的
: j6 {9 V3 w$ `7 q5 H$ G9 v% L工业级，军事级的才可能满足你3W的要求，大部分民用的消费级产品很少有满足3W的。
第九条要放在ddr颗粒stub前。
第二条25mil太夸张了，虽然很多design guide上是要求这样，但是即使你25mil等长了，未必你的延时就真的是这样，这和你路径上的过孔，拐角，蛇形绕线都有一定的关系，所以我的建议是100mil以内。
1 p- g) {" Y  X/ Ecmd/addr/ctrl不必那么严格，有write leveling帮忙调shift to ck，所以你控制在300mil以内就可以了。
vref做屏蔽这种事，有很多公司都这么做，我是没干过，也没见有SI问题。
- x5 [7 t& X# `( W, o9 ~其他都还是可以的。
fly-by拓补的每个颗粒clk对应的颗粒内的DQS约束即可，不用全部等长。write leveling是个好东西。
$ F* o) h7 p3 M2 J; i# {. q5 ^

cousins

ggbingjie 发表于 2014-12-5 08:54
$ u- F! r) s7 t! n5 z" v+ v6 I我想问下，数据组与数据组之间有没有时序方面的要求？

没有直接的要求，通常是组内DQ-DQS
, O& q. n3 `( u( f! Q, z, Q: R9 l0 [但是由于DQS与CK有时序要求，所以间接的要求还是有的，每一根线等长是最笨但是较为有效的做法，但是未必是时序裕度最大的设计，通常芯片内部还会有bump到die的线长，那未必是等长的，何况还有封装引起的上升沿变化使得相位偏移，所以，还是用模型仿真确定需要多少。通常300mil以内就能满足基本的时序要求。

% `4 }" K0 y2 H  Q) c! J

cousins

zhanglin880126 发表于 2014-10-24 11:59
1 F4 D( ^0 B# i4 v# V: y. g% d同问3楼的，一直想知道电感腹部的覆铜是否要割掉？原因是什么？楼主给我们讲解一下啊，不甚感激

! b; S% a/ @0 I5 I" `& K; b4 r通俗点来讲，电感底部的地或者其他信号线会在电感间并上一个小的等效电容，使得有效电感值出现偏移。

! y0 `( Q* N5 X# y/ W& j所以建议电感下部不要走任何其他网络线，包括地。

- }5 ?! u7 k& y9 e

liangweiss

下载学习，多谢分享，顶一下

mintjelly_abc

电感 L1 在2~4层对应的部分都挖空了，能解释下作用吗？

zhanglin880126

同问3楼的，一直想知道电感腹部的覆铜是否要割掉？原因是什么？楼主给我们讲解一下啊，不甚感激

1010422901

多谢分享！

mc516

好人啊，谢谢

kiddy01

多謝分享

tb52088

说是不要钱的为什么还要体力的

qiantan

ls的，看帖不仔细啊  明明有baidu 盘。。

zhanglin880126

cousins 发表于 2014-12-4 15:00
/ N  `1 h2 k8 D4 F通俗点来讲，电感底部的地或者其他信号线会在电感间并上一个小的等效电容，使得有效电感值出现偏移。
+ M) N* Z: ]3 F! O/ A( C; K& Z
& M* Q$ d+ \  M8 o# r" E2 m4 p3 w ...

+ x( ]. `' ]- X4 @$ |$ C; Q+ N那这个意思是要将电感下面每一层的地都要割开吗？还是说只是临近的层？

ggbingjie

cousins 发表于 2014-12-4 15:00
  e4 u' D' n5 Y* u8 R' T通俗点来讲，电感底部的地或者其他信号线会在电感间并上一个小的等效电容，使得有效电感值出现偏移。
( R7 ?" \1 Y5 |8 D$ K9 @7 n
...

我想问下，数据组与数据组之间有没有时序方面的要求？
2 i7 `9 k5 K& Q  D3 h+ I

cousins

zhanglin880126 发表于 2014-12-4 15:42
) {, q" Q0 [. c那这个意思是要将电感下面每一层的地都要割开吗？还是说只是临近的层？

临近的层就够了。
: g' ~2 V7 S0 X

ggbingjie

* x0 \( O1 ~' t, D! Z. T' O) v$ ~& {$ f

cousins 发表于 2014-12-5 09:00
) H3 Q5 e; @6 s7 U/ Z没有直接的要求，通常是组内DQ-DQS
( S, q& P* ?% |3 f* J/ m' `但是由于DQS与CK有时序要求，所以间接的要求还是有的，每一根线等长 ...

9 V3 g' @8 n; ]: H+ Y! nDDR3的规则