关于在SIGRITY中处理trace和shape结果差异的疑惑

xhyzjiji

在实际的仿真中，当我把PCB板上的trace转给shape后T提取Z参数，POWER SI仿真结果相比较直接作trace处理存在一定的差异性。
. p5 _; R; @  [0 V9 t  ]这个在高频时候的考虑我还认为可能是作为TRACE和平面的计算公式不一样所导致，后来在POWER DC中计算直流电阻都有很大的差异。
当时的回路电阻trace改shape之前为13毫欧左右，改了之后就12了，差别1个毫欧。
我换了几个PCB文件之后仍然存在。
7 J6 J5 c4 a) k# ~
5 ?3 `8 V$ C' U5 [可否有人帮忙解释一下？
- r4 T9 Q' N! y5 a# p2 Y在POWER SI中差异的理论支撑来自哪里？
! c1 W) a0 w+ O* k  K4 `) g3 _  ~7 I在power dc中回路电阻的差异又来自哪里？
% M4 j; i1 A; V9 t: I; b) v