关于XC6VLX130T-1FFG1156原理图符号的问题

wtaixing

各位朋友，我在设计中用到XC6VLX130T-1FFG1156这款FPGA芯片，需要画电路原理图，那这款FPGA的原理图符号需要自己画吗？官网或是论坛上可不可以下到芯片原理图符号呢？我用的是Altium Designer 13.0，我之前自己画过管脚数少的，只是这个管脚太多，浪费这么多时间没必要，特来咨询一下。请有经验的朋友给予帮助。

zgq800712

http://www.xilinx.com/support/pa ... lx130tff1156pkg.txt

wtaixing

zgq800712 发表于 2014-2-28 21:21
- Y. Q; x4 E/ T: \http://www.xilinx.com/support/packagefiles/v6packages/6vlx130tff1156pkg.txt

$ O0 p2 Q8 }5 C9 {0 R/ _谢谢，我也看到了这个文件。只不过我想下载的是封装好的原理图符号，可以直接用来画原理图的。看来还是自己画比较好些。

zgq800712

wtaixing 发表于 2014-3-1 09:35
+ ]3 ]9 K3 i0 E) ?4 X. ]8 ~3 `谢谢，我也看到了这个文件。只不过我想下载的是封装好的原理图符号，可以直接用来画原理图的。看来还是自 ...

& G1 w' w7 B5 g8 H8 v* ~把那个做成excel表格 然后AD 可以smart grid 导入，不用自己一个添加，容易出错、。

! Z& Z+ {. L9 n# c: }' `

                dsPIC33EP32MC204                               
% O; P# f4 S8 u9 q' {Object Kind        Pin Designator        Name        Electrical Type        X1        Y1        length
& C' y: T+ o" d9 J8 sPIN        1        TMS/ASDA1/RP41/RB9        Passive        30        0        30
PIN        2        RP54/RC6        Passive        30        -10        30
4 v( d( q2 ~# W7 p4 T' F4 lPIN        3        RP55/RC7        Passive        30        -20        30
2 Q$ @0 D& t3 U* |# pPIN        4        RP56/RC8        Passive        30        -30        30
: s9 U2 U4 l7 jPIN        5        RP57/RC9        Passive        30        -40        30
$ {. {1 o+ g& q' Q, O2 l6 s* x, f5 yPIN        6        VSS        Passive        30        -50        30
- g4 t2 y8 _* u+ ^* n, @. s( C( uPIN        7        VCAP        Passive        30        -60        30
PIN        8        RP42/PWM3H/RB10        Passive        30        -70        30
5 O9 o, ^' W; d, n2 p( e) hPIN        9        RP43/PWM3L/RB11        Passive        30        -80        30
" W! o: Q8 x# r/ lPIN        10        RPI44/PWM2H/RB12        Passive        30        -90        30
PIN        11        RPI45/PWM2L/CTPLS/RB13        Passive        30        -100        30
1 |  `8 Y/ i! w% b% }" i& Q3 nPIN        12        TDO/RA10        Passive        30        -110        30
2 g& w6 B: x) K& M8 ePIN        13        TDI/RA7        Passive        30        -120        30
/ _/ H" }7 e9 l+ M6 i/ s9 uPIN        14        RPI46/PWM1H/T3CK/RB14        Passive        30        -130        30
PIN        15        RPI47/PWM1L/T5CK/RB15        Passive        30        -140        30
# P3 n7 f, h4 v1 y/ ^5 xPIN        16        AVSS        Passive        30        -150        30
7 L1 _4 \1 M1 }$ w+ R0 ]3 X0 j# SPIN        17        AVDD        Passive        30        -160        30
5 D0 N; Y  B4 ~PIN        18        M\C\L\R\        Passive        30        -170        30
PIN        19        AN0/OA2OUT/RA0        Passive        30        -180        30
PIN        20        AN1/C2IN1+RA1        Passive        30        -190        30
PIN        21        PGED3/VREF-/AN2/C2IN1-/S\S\1\/RPI32/CTED2/RB0        Passive        30        -200        30
PIN        22        PGEC3/VREF+/AN3/OA1OUT/RPI33/CTED1/RB1        Passive        30        -210        30
$ t% S- B7 ^4 e% L2 w9 PPIN        23        PGEC1/AN4/C1IN1+/RPI34/RB2        Passive        30        -220        30
PIN        24        PGED1/AN5/C1IN1-/RP35/RB3        Passive        30        -230        30
PIN        25        AN6/OA3OUT/C4IN1+/OCFB/RC0        Passive        30        -240        30
, n( U9 O' h0 zPIN        26        AN7/C3IN1-/C4IN1-/RC1        Passive        30        -250        30
5 f2 w" W4 M4 e% f/ x/ j/ bPIN        27        AN8/C3IN1+/U\1\R\T\S\/BCLK1/FLT3/RC2        Passive        30        -260        30
* V& f: k3 p# }0 T  Z* m1 APIN        28        VDD        Passive        30        -270        30
PIN        29        VSS        Passive        30        -280        30
PIN        30        OSC1/CLKI/RA2        Passive        30        -290        30
6 M0 k1 c; L6 FPIN        31        OSC2/CLKO/RA3        Passive        30        -300        30
3 M/ I) ^4 b( X+ c( pPIN        32        SDA2/RPI24/RA8        Passive        30        -310        30
PIN        33        FLT32/SCL2/RP36/RB4        Passive        30        -320        30
PIN        34        CVREF2O/SDO1/RP20/T1CK/RA4        Passive        30        -330        30
PIN        35        SDI1/RPI25/RA9        Passive        30        -340        30
  J7 H7 Z. q- QPIN        36        SCK1/RPI51/RC3        Passive        30        -350        30
% |, B" }5 }2 ~. V% `9 lPIN        37        SDA1/RPI52/RC4        Passive        30        -360        30
PIN        38        SCL1/RPI53/RC5        Passive        30        -370        30
9 z' T6 {: @3 V  GPIN        39        VSS        Passive        30        -380        30
, Q9 q/ b% M5 h# U5 y2 K/ t/ TPIN        40        VDD        Passive        30        -390        30
. n: s5 X9 p$ k& WPIN        41        PGED2/ASDA2/RP37/RB5        Passive        30        -400        30
PIN        42        PGEC2/ASCL2/RP38/RB6        Passive        30        -410        30
PIN        43        RP39/INT0/RB7        Passive        30        -420        30
- G2 Z% ^7 z! F3 q. L2 ^. E4 H- T+ i$ @PIN        44        TCK/CVREF1O/ASCL1/RP40/T4CK/RB8        Passive        30        -430        30

wtaixing

zgq800712 发表于 2014-3-1 13:41
把那个做成excel表格 然后AD 可以smart grid 导入，不用自己一个添加，容易出错、。

多谢提示，原来有这种方法，受教了。