2346| 18
|
Cadence SPB16.01交流区 |
| ||
| ||
[求助]conceptHDL中如何控制verilog.v的网络名
| ||
| ||
ALLEGRO高板本打开低板本
| ||
| ||
16.01r的破解
| ||
回复 5# 的帖子
| ||
画出一片天地
|
|
| ||
| ||
| ||
| ||
| ||
| ||
关于我们|手机版|EDA365 ( 粤ICP备18020198号 )
GMT+8, 2024-11-23 05:09 , Processed in 0.067203 second(s), 33 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050