4片DDR3

suicide915

* D' ^) j7 c' f. C! n如上图所示,请问这种方式是不是fly-by呢
0 Z# c0 ^" D  R8 `+ y4 ^! F
如果是的话,地址线如何做到等长呢
: n" X5 P0 ~( F" ~) |8 N7 w
5 M7 A+ b3 ^9 q9 b$ \UD远大于UC>UB>UA啊

# p8 g+ j0 w+ f请大家帮忙解答！

; H1 R/ s# d3 n! I* I6 A

jimmy

可参照第一届IPC的考试板。

suicide915

! {9 M  Z7 U8 s) `, f

jimmy 发表于 2013-10-15 15:54
0 z; X4 k1 m$ w& @8 i. U/ }数据线：UA=UB=UC=UD
  G' q3 D$ `) w4 h% A
时钟、地址、命令线：

6 Q" Z: _+ D5 P& ~5 \" s( A$ S
6 h! L3 f3 D" d+ `* L. Z* |7 f9 r6 A* [ 高位数据线和部分地址线
/ v* O2 L% S/ K, l9 z+ h3 A 低位数据线和部分地址线
地址、时钟和控制
地址、时钟和控制
地址、时钟和控制
2 k/ C: g( o% k按照大家的指导 画了两片的DDR3
等长是U到B,地址、时钟、控制等长,长度1520mil,误差10mil
: a7 ^! J+ ~1 D4 p: lB到A,地址、时钟、控制等长,长度530mil,误差10mil
/ N) p" Q1 ^$ v" {" W, S  [, F两片DDR的数据全部等长,长度1000mil,误差10mil
9 E1 a) B4 |7 X, bCLK、DQS比其他信号长10mil左右
( W% _& B7 W* K& a! J) i! u: ~
. u; r# ]1 }  F7 p不知道上面的数据是否满足要求？
DQS与CLK是否相差太多？
; [' Q0 E+ f: y) t请大家指点！

suicide915

8 o# U$ U" w3 j  A* ]6 P7 \# }

suicide915 发表于 2013-10-17 13:36
2 }5 Z$ r$ k  N请问 数据线需不需要参考时钟？

3 y: M. P. v2 |% ]
/ w. O# e5 f- i! H1 r3 ?) G: u 高位数据线和部分地址线
5 ^# z" c. M$ z- h 低位数据线和部分地址线
" {6 c: X) z0 }" @% L  n 地址、时钟和控制
地址、时钟和控制
- k& f6 f) {& N7 u/ T) T$ P按照大家的指导 画了两片的DDR3
; \" B. E7 |1 c3 v* l6 ^, z6 x等长是U到B,地址、时钟、控制等长,长度1520mil,误差10mil
B到A,地址、时钟、控制等长,长度530mil,误差10mil
9 `- D: k6 |2 {9 r; n5 V两片DDR的数据全部等长,长度1000mil,误差10mil
! @' X- l2 O/ D1 d7 A; {- \8 `CLK、DQS比其他信号长10mil左右

不知道上面的数据是否满足要求？
1 U/ l3 X, R+ ]$ ~/ m9 a/ N' pDQS与CLK是否相差太多？
( a& x" A) r2 V, J请大家指点！

linking_ma

4片DDR3肯定是要FLY-BY的。
一组组的单独等长啊。
7 I3 e2 _0 ^, O2 Y8 `3 G  w2 @/ lCPU到A的数据位等长，A到B的数据位等长...
7 @. @# \% Y) e+ S$ U1 \( S7 K4 h8 d

香雪海

一个一个的等长就可以了

suicide915

linking_ma 发表于 2013-10-15 14:53
2 y+ K$ A' C/ x" u; b4 @( P+ t  I4片DDR3肯定是要FLY-BY的。
一组组的单独等长啊。
* q4 e( T1 Y+ o5 o; pCPU到A的数据位等长，A到B的数据位等长...

对fly-by的概念很模糊，图上拉了一根地址线
, t0 z& n! D1 R' d
. T2 S- i( S) _2 ~+ ~6 x. T这种先到第一片，然后依次下去，最后连接终端，是正确的fly-by么？

另外CPU到A的数据位等长，A到B的数据位等长

这句话不明白 能再具体点么？谢谢

suicide915

香雪海 发表于 2013-10-15 14:53
! Q* X$ a* ]0 j  S4 ]5 t& V一个一个的等长就可以了

还是不明白 能具体些么

如图上的 按我的理解 地址线U到D(绿+紫)要明显长于U到A(绿)

% x" Y  g2 m2 D5 C这样地址线怎么能等长呢 是不是我理解错了？

123123

6 s% Z# A6 O& `5 |5 bCLK与ADD与Ctrl都分段等长（一颗到一颗的距离叫一段。懂？？？）
: x) |. S: n: t* rData自己等长就OK了。（每颗的Data自己等长就好了）

jimmy

数据线：UA=UB=UC=UD

6 ]' n/ j% T$ A/ B  p1 w/ _' p+ h时钟、地址、命令线：
1 F7 E7 e. ?, k# P% Y, c& `8 g; _
UA段全部相等，长 度要小于25oomil。误差100mil
% ]" ~' O3 `' C* T: F
- R3 ?& ?$ w1 r& a9 r+ f2 tAB段全部相等，长度要小于660mil.误差50mil
) S& p; e# _; g- L4 {5 m' F
+ N2 s1 O' i+ LBC段和CD段同理.误差50mil

suicide915

123123 发表于 2013-10-15 15:32
CLK与ADD与Ctrl都分段等长（一颗到一颗的距离叫一段。懂？？？）
Data自己等长就OK了。（每颗的Data自己等 ...

分段等长是指U到A,A到B,B到C,C到D分别等长？
& G2 M# B% C& v6 n7 C
1 I2 t6 k* b- Q" Y" [$ W) K那就是说 DDR片间的地址/时钟/控制不用等长 片内等长就可以？
- o) a  {6 v( ]8 b& R, c. w' Z

suicide915

jimmy 发表于 2013-10-15 15:54
' ~- {% z! v6 `4 J数据线：UA=UB=UC=UD
) N( M/ h5 ]$ e/ b
时钟、地址、命令线：

4 i+ h# c% A5 G  q版主可不可以帮忙解释下 这样等长的原理

两片DDR3是用fly-by还是T型比较好呢

另外新书什么时候发布呢？

123123

suicide915 发表于 2013-10-15 16:06
$ p- b- |! Q+ P1 ^8 k. K分段等长是指U到A,A到B,B到C,C到D分别等长？
$ K' }$ S) _) @' j+ K1 J  u3 {: U
5 j, z+ ?% t8 m# m: |那就是说 DDR片间的地址/时钟/控制不用等长 片内等长就 ...

6 B1 c) Z1 w% q3 QU到A的CLK。ADD。ctrl 去等长
1 r! e& E3 O9 v! X6 T+ zA到B的CLK。ADD。ctrl 去等长
B到C的CLK。ADD。ctrl 去等长
: w$ ^+ M7 x9 BC到D的CLK。ADD。ctrl 去等长
所有的Data线，不用理CLK和ADD的长度。
, H! t) P% G+ C5 t每一组的Data自己等长就好了
& y  l5 P8 Z' W/ a5 m& @

suicide915

123123 发表于 2013-10-15 16:13
, X% [$ T% q1 x! V$ XU到A的CLK。ADD。ctrl 去等长
A到B的CLK。ADD。ctrl 去等长
) h& b  l* ?( Q+ X2 P& DB到C的CLK。ADD。ctrl 去等长

谢谢啦 那两片DDR3是用fly-by还是T型比较好呢
# A9 g! \) s2 H
' k+ ]# `; Q: D. e$ @$ f% [

123123

suicide915 发表于 2013-10-15 16:22
谢谢啦 那两片DDR3是用fly-by还是T型比较好呢

$ W4 b7 v' ]' [9 X哥哥，2片再用这种方式的意义在那里？？
L型和T型的区别：形象的说就是把T这个字母砍掉一边的意思

suicide915

123123 发表于 2013-10-15 16:25
" o9 K: l5 U* P3 y9 @+ N# A哥哥，2片再用这种方式的意义在那里？？
- R" A, h) ^! [- N. l8 N0 PL型和T型的区别：形象的说就是把T这个字母砍掉一边的意思

请问什么时候采用T型 什么时候用L型呢

cnzju

2片DDR3用T型还是L型这个是要根据具体的芯片来设计的，由于内部控制器不同厂家设计的不一样，所以不同的芯片对于DDR3的拓扑会不一致，因此不能一刀切，需要看芯片的datasheet