请帮我看下下面的代码错在什么地方，谢谢！

freeunix

我最近在看中国电力出版社出版的FPGA嵌入式系统设计与开发指南这本书，下面的代码是本书的第第一章的第三段代码，我使用QII 11.0WEB版本无论如何无法正确编译，总是提示10559错误，请各位高手帮我看下问题所在，谢谢！
5 r8 k+ S+ z$ w) J1 D# W

library ieee;
use ieee.std_logic_1164.all;
7 D9 c- k" l+ t9 Wuse ieee.std_logic_unsigned.all;
entity counter8bit is
! l1 X8 ]) t7 S) W5 K  port(int ,reset,enable: in std_logic;count_out: out std_logic_vector(7 to 0));
; z2 y" c) K* P! l  end counter8bit;
2 q2 @4 x+ Q6 ~8 q/ q7 y    architecture counter of counter8bit is
         signal count_in: std_logic_vector( 0 to 7);
( W/ m! S' Q0 C$ c% Z         begin
  u( n( a" A9 q8 C          process(input,reset)
1 E3 u  l7 h+ l$ N$ ?             begin
                    wait until rising_edge(input);
                          if reset='1' then
                           count_in<=(others =>'0');
: d1 g4 I" Y& |8 ^% y9 V" ]' q                                elsif enable= '1'  then
                                  if (count_in="11111110")  then
& ^4 H  ^0 {5 l4 D                                    count_in<="00000000";
9 h- D: z& ?6 ?4 \8 ?+ }2 I# v                                  else
. U5 f# J0 r$ T, W! T( J( F; {, I                                         count_in<=count_in+1;
* P5 A6 V3 ~% a$ o% k                                  end if;
( g( Y4 W% C1 v) r                         end if;
                         end process;
                         end counter;
                                         
* c8 a) `- H, {. o" }5 s" O

$ Q  Z2 F* s4 @2 zlInfo: *******************************************************************
Info: Running Quartus II Create Symbol File
        Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition
        Info: Processing started: Wed Jul 24 14:43:41 2013
        Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition
' D' n# ^3 N6 y5 E        Info: Processing started: Wed Jul 24 14:43:41 2013
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off penlvji -c penlvji --generate_
Error (10482): VHDL error at counter8bit.vhd(12): object "input" is used but not declared
. s( E7 c8 P& b! m; j! g! AError (10559): VHDL Subprogram Call error at counter8bit.vhd(12): actual for formal parameter "s" must be a "signal"
Error (10482): VHDL error at counter8bit.vhd(10): object "input" is used but not declared
( G& P2 i! K' WError: Quartus II Create Symbol File was unsuccessful. 3 errors, 0 warnings
( u" `) p( Z; E9 k) e* z$ T4 x       

gusumurong

这个错误信息给的还不够明显？

freeunix

但是我看了line12,没找到错误啊

gusumurong

你的输入接口只有int ,reset,enable。"input"信号在哪里呢？

zgq800712

object "input" is used but not declared
你先把这句话翻译了再说。