|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 hi_yjs 于 2013-4-6 21:25 编辑 ) Z7 s6 o W+ m9 c4 p9 O! `- _
; s8 h/ H0 k) r- p/ }原本的偶,在浴缸里扑腾几下,没被淹死,就以为自己会游泳了~6 T k; H1 [# N8 T
这次参加Jimmy的培训,一个一个的巨浪打过来,才明白什么叫知识的海洋……& B( ?" M+ r ?# D# e
这次主讲是92年的肖美女~
$ R4 J) s6 D$ ^7 e7 R/ Y1 E8 V# N" N自卑啊~人家美女这么年轻,就已经如此有气场了~7 q4 t% V' D4 Q$ q
而且讲得也非常有条理、深刻……
% v* l6 n$ A9 n# {: J* L& \- g比较有感觉的就是,不墨守陈规,敢于突破教条,懂得灵活变化……/ g- b' D2 ~4 |. Q! B; P
这也在于“知其所以然”!如果只是知其然,必不敢,也不懂得去灵活的变通。) ~/ ]( y O o
只有知其然亦知其所以然,才懂得、敢于去变,去优化~. w" Z0 g% Y6 C
; m: N5 h, W0 l* zOK,废话说得有点多了~
' z+ i9 H+ Q( d7 m下面,偶就跟大家分享一下,偶这次培训的笔记~
' K9 S+ u t) D) Y, {# \' C纯属抛砖引玉~; F7 F! ^8 c+ k/ Y- Q9 ^
* O7 t! S0 t) [8 \( I' p8 t一、何谓电源完整性设计
1 Q: u5 t. S8 h8 M 电源完整性设计研究的是电源分配网络PND(既从电源的源头-稳压芯片-平面-芯片引脚到芯片内部这么一个网络)。# F3 a+ U! p2 w u
& Z* z7 f8 E& N" h二、电源完整性的目标
; b0 B- j( H& X+ c! M; S 电源完整性设计就是要把噪声控制在允许范围内,保持芯片焊盘上的电压稳定。
) M7 f3 O% D3 X' |0 o i) M8 Y1 F 9 j0 x- g& t6 k$ }+ M% B# J5 A% ^# X
如何做到这点呢?这就要求我们知其所以然了——噪声从哪来?通过控制哪些量能控制噪声呢?, @2 s8 v0 g. s
电源的波动,其实是由芯片内部造成的!/ H& b- g6 c9 B, Y3 e
芯片内部状态转换过程,电流必定会产生变化,而这个变换就导致了纹波的产生。
, R# }( _" }$ S; x# [! y 这个电流的变化是不可避免的!那么根据欧姆定律我们要让波动保持在一定范围内,就只有让阻抗尽量低! @6 d0 W) X) N( H& L; ^
! N1 Y8 J m+ L: ~
三、电源完整性的实现方法4 P- \4 P) M+ I7 u) {( Z
1、电源模块! `+ g P* G8 _) q! V) E4 [5 J4 P. s$ Z
电源模块一般靠近板边、电源入口摆放。
% c( G; c |1 A9 s 但也不要教条地就认死这一规则。如果某电源模块,只是给单独一芯片而不是整板供电,自然就放在芯片附近即可。2 `& U/ z" o- N, d4 R; Y/ l( u
2、内层平面
2 _1 z( [3 |$ ], M) N! m 尽量使电源层有紧耦合的参考地平面。这其实本身就相当是一个电容,比外接的电容要强大的多~
/ \& ^$ {! t6 s2 P3 n) _# U 叠层时一般都是对称的,并保证至少有一个电源与地紧挨着。
$ l) _% Y2 g( b1 W, X& t 两个压差较大的电源平面不允许在一起。
" ?/ C$ A6 m" u/ i$ D 3、多种电源的分割
G, O5 q9 R1 E1 f3 P" f. I" D( ? 分割后的电源平面要尽量规则。这不是为了美观,而是为了避免出现瓶颈。
- n/ w0 o: u; {( i' p 不要将没有联系的平面之间形成交叠,空间上也不允许重叠。
6 S8 Q* n, k9 C7 l1 Z 即分割后的相同平面(如模拟或者数字)无论在哪一层的投影都应该是形状相同,位置相同的。
y; v; S, k! @# A4 a" m. m 1Oz铜厚时1mm的线宽能通过的电流分别为:表层1A,内层0.5A。8 F( f: d3 m4 m- m; d% k$ m+ ]7 K
VIA则按孔的周长来等效走线宽。如0.25mm的孔,周长为0.25*3.14=0.785mm,可通过的电流为0.785A.4 F! Y2 i4 v' j( T. T
4、供电芯片
2 C% l' |, C! ~+ T- H" g+ k 大电容谐振频率低,滤波半径较大,可放在芯片周围;
' k3 G" D' W8 | 小电容谐振频率高,滤波半径较小,必须靠近芯片引脚摆放。
, V8 U. i8 J; x: o/ a5 o 为了降低电容的等效电感,可以采用多个相同容值电容并联的方式进行滤波。并且摆放是要正反交错,以让电感相互抵消。' B @1 M% s4 U- ]7 J3 T9 z
, q7 N) a- @! V
4 W7 |9 n9 \8 Z' a! M8 @* D* b. S3 v5 y
上面我就回顾、总结一下,偶这菜鸟在这知识巨浪里头,偶尔挣扎着吸取到的一些东西。1 n+ X5 T7 Y' n! F! P8 \3 k6 s
不够完整,甚至可能会有些理解上的偏差,还望各位多多指教~9 {! I( G& U% N; i2 k8 t( c+ L
下面我想用本次培训的几道思考题作为结尾:
# o, i: u) M, P! K7 U: z( k1、为什么大电容可以放在距离芯片较远的位置,小电容要尽量靠近芯片管脚放置?
\8 t: k m" t4 v: j# E$ p* @! ~2、如何估算线宽和过孔的过流能力?7 ?' R- Y; A5 Y" E- ]' x3 d
3、叠层是否是走线层越多越好,只要保证电源能连通就可以?1 g6 Y" R( r- @! P
4、为了降低电容的等效电感,可以采用多个相同容值电容并联的方式进行滤波?
% O: ]* `5 p [
" o3 L ^( t7 c l) @# t) g |
-
1.png
(193.88 KB, 下载次数: 3)
评分
-
查看全部评分
|