共享资源，8层板，求分析

lingyun08

同事不知道从哪弄到的，共享下，求高手分析

dzwinner

刚下下来看了看，很漂亮！其他方面慢慢研究！

dzwinner

他的电源分割很复杂！值得推敲！

dengzs2008

看看，顶一个，期待

dengzs2008

有没有看后做点评的，欢迎踊跃发言啦

huangzj

1 ，叠层不理想，第二层为power，顶层走线这么多还有很多重要的高速信号线，这样使得top层走线回流路径很长，而且电源层的噪声会对top有影响
2，电源处理不咋的
3，各个对称层残铜率不一样，特别是第六层和第三层。这样对生产不好，容易产生翘起，
' G3 u0 e9 Z' y& t& X! }4，第七层没看到铺铜啊，不知道什么回事
. t+ M- w  O' f' c& w5，阻抗控制了吗？怎么看走线线宽都是一样的啊，等等

Jolie

传说中滴主板

purnedy

谢谢分享，

part99

huangzj 发表于 2012-6-7 19:45
1 ，叠层不理想，第二层为power，顶层走线这么多还有很多重要的高速信号线，这样使得top层走线回流路径很长 ...

2 P3 a4 ^# v7 @高手！
不过对最后一点，我看了，应该阻抗匹配是做了，因为，大部分的单端50欧姆，网口差分100欧姆，USB差分90欧姆，线宽和线距的确是不一样。
7 _, m9 G7 b: O3 M  r. X% v该板应该是一个老手的作品，该考虑的事情也都考虑了，算不错的。

jimmy

1，第七层竟然是空层。
3 K) a# w5 M0 V, C
2，表贴器件全用了全连接。

/ V% E5 A0 }" F5 K1 |. f; {3，时钟线的线宽竟然突变（如R105等）

5 z8 m7 m0 e/ `  [4，没有做到3W，串扰严重

5 Q+ B0 x9 W. O5，很多对高速差分线竟然绕错。（如DIMM2.U17等)

6，层叠不平衡（设计上也没有作平衡补偿处理）

7，晶体的布线待优化，没按类差分
+ x4 E2 G) v5 \3 m7 P3 h3 [- a8 t
5 K4 J. {, G* ?8 r8，网口变压器没有挖空处理

9，整板没作阻抗控制（J6，J7这里就看得出来）
( W2 m' i1 @* s  W5 _- z
10，过孔打得太粗糙，就像老母鸡下蛋。将平面隔断了。
  t- F/ v% J2 y: W6 K: E$ t& d; M5 m9 L
11，布局不足：
, O8 y6 E+ _/ c& B% G
电解电容（左右方向）有两种方向
8 |2 ^, q9 L. Q1 g$ x8 U- l
电解电容放在电源芯片两边，靠得很近，电容的寿命很危险。
7 ~+ P/ T& Q0 ]6 B! T9 D
- _$ E- v: h' }6 ?/ M5 z电解电容靠电感（如L18等）相当近。

。。。
2 T: d( T/ Z+ c( P/ k7 R- M
5 m  J7 E4 `9 x3 `惨不忍睹!
1 T% \0 T+ H) t: \7 m% X/ @
2 g1 `5 T! E3 V9 }
3 `9 n6 P- G$ F9 L' ~# t6 Y+ ~

5 m2 g1 p! _0 z5 E' O

lingyun08

，有大师来了。评价的好中肯哈，要好好学习的。板上的时间和其他的可能有影响的我删了，应该是05年的作品，本人看见了见谅啊。顺便再次求教如何像他这样画圆弧（除了router里面的accordion或者是直接add arc）

黑驴蹄子

这种板子用AD画  不要卡死啊{:soso_e126:}

TZD123456789

jimmy 发表于 2012-6-8 14:30
1，第七层竟然是空层。
4 |* ^0 E. o5 r, D- E
2，表贴器件全用了全连接。

3 ~4 {; g/ b* p6 Z, S您好，我的见解：楼主说惨不忍睹，我觉得也没那么夸张。
0 p5 \5 c+ a# }" n: @& j表贴器件全连接的话，机贴没有问题且电气性能更良好，花焊盘手焊有较大优点。
关于3W的原则，准确的说应该是3H，即叠层吧。
* I  q( j9 G, |$ g过孔打的是比较近，导致铺铜不能完美。设计使用width=5mil，改用1mil,可以更完美的。
5 V4 W8 V2 }. N请教关于电解电容寿命的问题，是否离电源近，纹波大瞬间电压损伤？
关于设计，我认为电源层的20H原则没有吧，所以电脑辐射这么大。。。

xiaoyilong2010

学习了

ppp

下了学习一下