从powerlogic原理图COMPARE PCB图之后出现以下字样，请大虾指点，谢谢！

pszsl

从powerlogic原理图COMPARE PCB图之后出现以下字样，用原理图更新PCB后也出现这些字，会影响PADS LAYOUT（画PCB），怎样避免这种提示？具体如下：

* S3 k# V0 P: ]$ R8 s, Y% LTTRIBUTE DIFFERENCES
---------------------
Attribute Level        [ Schematic Parent -> PCB Parent ]

- x- B0 t4 G6 u          Attribute Name           Schematic Value          PCB Value
PART    U3 -> U3
          Geometry.Height          <no attr>                78.74mil
' J1 j+ U& p. _4 S% R4 ^, O) e# `
PART    D12 -> D12
6 |3 }% `$ W' Q          Geometry.Height          <no attr>                59.06mil

% O, K& {( ?5 a! x3 z+ s3 YPART    Q2 -> Q2
+ [& a1 c, y# M8 D% x          Geometry.Height          <no attr>                57.09mil
0 o9 V6 x# V8 v9 a, C! p
6 h1 F! P6 ^, aPART    Q3 -> Q3
          Geometry.Height          <no attr>                57.09mil

, u5 n. i" ~$ d/ B' v# tPART    Q4 -> Q4
' N; a& _; o! r4 x# m5 i: x          Geometry.Height          <no attr>                57.09mil
9 Q0 B4 n# l! o% _
PART    Q5 -> Q5
          Geometry.Height          <no attr>                57.09mil

) o! \2 [" z+ o9 b6 j4 j5 N
- R, d: Q/ l7 n% G2 [" N0 wRULES DIFFERENCES        (Values in mm)
( K4 O0 t. @& @+ B; t" d( Q

*PADS-ECO-V2007.0-MILS*
*REMARK*  old file: C:\PADS Projects\ppcbnet.asc
9 @: N! |4 t/ ]; Q3 N) H& e0 d. v*REMARK*  new file: C:\PADS Projects\ecogtmp1.asc
: x: G+ M) f  ?; Z# b& m- k% j8 X; a+ ?*REMARK*  created by ECOGEN (Version 6.4v) on 2012-5-20 22:15:14
*DEL_ATTRIBUTE*        PART        U3
"Geometry.Height"
7 X% p! z) E9 a2 p3 z, {+ U*DEL_ATTRIBUTE*        PART        D12
"Geometry.Height"
( v5 E0 s3 V2 E, V  F. k*DEL_ATTRIBUTE*        PART        Q2
( L  A: g+ n' x- s3 i"Geometry.Height"
*DEL_ATTRIBUTE*        PART        Q3
5 }9 M. C" U% C# U"Geometry.Height"
: Y  K7 G, H: o*DEL_ATTRIBUTE*        PART        Q4
"Geometry.Height"
6 ^: {7 M" a5 @7 @5 d*DEL_ATTRIBUTE*        PART        Q5
& g! N. @0 ^. ~  q* l2 m% I3 W"Geometry.Height"

: N1 D* r# c+ j$ s

CS.Su

在logic添加这几个元件的  Geometry.Height 属性