请教PADS里的keep -out layer禁止高度限制的问题

tingfeng_2004

PCB中放置keep -out layer区域并限制元件高度,请问这个高度指什么,因为PCB中元件封装只存在长和宽,那禁布区高度限制不是一个摆设?不懂,求解答,谢谢

zloveyour

这个属性就是高度.

tingfeng_2004

zloveyour 发表于 2011-12-23 10:27
这个属性就是高度.

  P" j! o* ]' H, s5 V" [' |谢谢,呵呵,我想一般人做封装不会管这个吧

zloveyour

2 W  L0 |5 {. E# L7 g* H2 {: f

tingfeng_2004 发表于 2011-12-23 10:36
谢谢,呵呵,我想一般人做封装不会管这个吧

6 d7 I* F2 _4 e. W$ S( L
6 j$ b; }3 V! k我会输入这个属性.

% X( s" |/ j2 _- F) C; _3 XPS: 我不是一般人.{:soso_e113:}

tingfeng_2004

zloveyour 发表于 2011-12-23 10:39
5 ?) R* ^) a+ A0 r我会输入这个属性.
8 i; d/ C7 {, j! `/ p/ j# P1 ?
PS: 我不是一般人.

这个属性是在做CAE封装时加上还是在原理图或PCB封装中添加的,请指教

zloveyour

tingfeng_2004 发表于 2011-12-23 10:43
) e/ g5 E& V$ d5 \这个属性是在做CAE封装时加上还是在原理图或PCB封装中添加的,请指教

封装里也可以加, 在 PartType 也可以加.
% ]# R+ l( ?* x+ t" T- M我建议还是在 PartType 中加.

tingfeng_2004

zloveyour 发表于 2011-12-23 10:51
( g; I' ?8 Q9 m$ `% K. }封装里也可以加, 在 PartType 也可以加.
$ x. h2 v  d( Z5 B- ~  L我建议还是在 PartType 中加.

恩,我刚试过了,在Part type中加了,谢谢

zloveyour

tingfeng_2004 发表于 2011-12-23 10:54
6 W2 I: A6 V# i0 }6 l恩,我刚试过了,在Part type中加了,谢谢

; y: @4 }% P! J- n不客气.