|
|
3#
楼主 |
发表于 2010-11-19 21:44
|
只看该作者
赛灵思首次在28Gbps收发器技术上大幅领先对手
本帖最后由 stupid 于 2010-11-19 21:48 编辑 # f7 j$ N0 ^4 U: g, Y: ~
& h7 b5 k. F# q& f
28nm FPGA实现的28Gbps串行收发器(Serdes)竞争格局今天出现了戏剧性的变化，一直落在后头的赛灵思公司(Xilinx)突然高调宣布推出具有16个28Gbps串行收发器的Virtex-7 HT FPGA，并宣称无论在28Gbps Serdes数量、带宽、逻辑门数和存储器容量指标上都已大幅领先其主要竞争对手。: Y2 \0 O3 B' B" A3 E
. P* ~2 v7 U$ t# i, h+ _
Xilinx公司Serial IO高级产品市场经理Panch Chandrasekaran说：“尽管我们的主要竞争对手在新闻稿中对外宣称其28nm FPGA实现了66个28Gbps收发器，但实际上他们至今给客户演示的28nm FPGA只有4个28Gbps收发器(实际性能只有25Gbps)。Virtex-7 HT系列FPGA的性能更胜一筹，28Gbps收发器数量是他们的4倍、实现总带宽是他们的2.8倍、逻辑门数是他们的1.4倍、存储器容量是他们的1.3倍。” : d8 S% G" |4 H" S/ E! D9 Y: L4 b9 m
9 n. } J0 [/ `# ?7 k
全球著名的信号完整性专家Howard Johnson博士在赛灵思官网上发布的一段视频中对Virtex-7 HT FPGA的28Gbps串行接收器进行了演示，该演示采用实际的PRBS31模式，并获得了非常完美的眼图，显示其传输信号的质量非常好，几乎没有什么抖动。而其竞争对手在其网站上公布的25Gbps串行收发器性能演示眼图，开眼率不到Xilinx的1/2，而且信号质量不好，抖动较厉害。
$ y' _3 b9 v2 V; v% S/ t+ Q
3 a# m( @, P6 M, ?![]()
* i$ l$ u* \/ q' n8 H. R; q4 k, d& j/ s6 k! z8 Z
Virtex-7 HT系列FPGA具有16个28Gbps收发器和72个13Gbps收发器，主要针对下一代100-400Gbps高带宽网络应用。该系列FPGA使得通信设备商可以开发更高集成度和带宽效率的系统，以满足全球有线基础设施和数据中心对带宽的爆炸性需求。该系列FPGA器件集成了业内最高速度和最低的收发器时钟抖动性能(满足CEI-28G标准)，同时还支持最严苛的光学及背板协议(如SFP+和CFP)。
$ D8 B. k1 _6 ~$ u6 S) O# q2 n" E% }' n& ~9 C+ L' K5 i
Linley Group高级分析师Joseph Byrne表示：“全球通信行业对IP流量的期望值正在从目前约15EB/月上升至64EB/月，这大大刺激了行业对SoC解决方案提出了更高的带宽需求。Virtex-7 HT能够推动光纤以及其它现有基础设施部署，具有更卓越的信号完整性和低功耗的高速信号。随着通信行业对更大容量的需求，交换机和路由器接口速度正在从10Gbps向100Gbps发展，随之而来的则是对芯片到光纤、芯片到背板及芯片到芯片接口速度日趋高昂的需求。基于上述原因，赛灵思在研发具有28Gbps收发器的Virtex-7 HT FPGA时，一直致力于功耗平衡、性能、以及光纤抖动约束和集成等重要性能。”
" b: @3 Q: H8 f. u1 R% l+ U! l7 p: }% D% `6 a: P7 C% @5 g" `
根据富士通的研究报告，在同等功耗条件下，通信系统带宽需求基本上是每三年容量扩大2倍。例如，2008年时，一个交换机机柜提供480Gbps带宽，它里面插了48个SFP+端口刀片服务器，每个刀片服务器采用1个10GbE输出，此时每个刀片间隔15mm，总功耗为48W。这样一个交换机柜需要48根光纤连接，而且由于间隔很窄，因此风冷效果不是很好，可靠性受到不利影响。 ' A7 I; Z# Y' l2 Y) a
2 j) v2 P7 x& o% E( w0 }1 S
为了加大散热间隔和减少光纤数(降低成本)，目前在同样尺寸机柜里采用4个CFP端口刀片服务器，每个刀片服务器提供100GbE输出，每个CFP采用10个10GbE输入，这样既可以将总系统带宽提供到400Gbps，而且可以将间隔减到84mm，唯一的缺点是功耗会提升到60W。
3 v, g' a9 H' p4 Y/ L; R) r% R/ d6 T) i. @
由于到2011年，每个交换机柜的总带宽需要提升到800Gbps，目前业内考虑用8个CFP2端口刀片服务器来代替4个CFP刀片，这样可在维持功耗不变情况下将带宽提升到800Gbps，而且间隔还可维持在较宽的42mm，唯一不足是光纤数需要略微提高到8根。 0 Z5 G6 {; g$ n" @, \( q# i% z' |
: F) S3 W0 i' h) v不过，每个CFP2端口要求的输入是4×25Gbps，因此只能采用28nm FPGA方式来实现，因为目前只有28nm FPGA能提供28Gbps收发器。博通目前最大的PHY是4端口的10GbE PHY。 ' r L' G( H! R' e/ @0 S e
6 |! J: x Z4 [2 W4 I7 ystupid : 嘿嘿，就在本文作者说这话的早前一些日子，Avago宣称率先通过40纳米工艺技术取得28Gbps的SerDes性能表现，SerDes内核的主要差异在于采用独特的判决反馈均衡(DFE)技术，从而降低整体电源功耗。在同类产品中实现最佳的数据延迟、抗噪能力、抖动和串音干扰性能。 4 v _, E/ \# b! }9 Y
, s& O/ b, r% }& @8 s( W8 P由于到2014年总带宽将提升到1.9Tbps，每个CFP2端口线路卡需要提供400Gbps带宽。开发400Gbps线路卡的客户希望部署能够在输入端支持16×28Gbps带宽的单芯片解决方案，以便连接四个400Gbps CFP2光纤模块，从而实现最佳的系统功耗密度。 这些系统还需要能够在48和72个10.3125Gbps 收发器之间以200Gbps或400Gbps 速率连接多个NPU或ASIC的接口。除了给Virtex-7 HT FPGA提供16×28Gbps的带宽，赛灵思还为器件提供4或8个28Gbps收发器，以支持100Gbps和200Gbps应用。
1 ]3 ?9 `5 M% q9 D b& l: } G9 ?% g) W4 l8 y
Panch表示：“每隔三年实现总带宽的翻番，目前看来只能利用FPGA 28Gbps收发器来实现，专门为此开一个ASSP芯片既划不来也来不及。” 他说，目前只有FPGA能够提供400G单芯片实现方案，客户可以率先用FPGA向市场推出400GbE接口方案，而且无需外部PHY。 内置4-16个符合OIF CEI-28G 标准(光互联论坛的28Gbps通用电气输入输出规范)的28Gbps收发器，Virtex-7 HT FPGA致力于为用于下一代100-400Gbs 系统线路卡的CFP2 和QSFP2光纤模块提供接入互联。Virtex-7 HT FPGA还拥有多达72个13.1Gbps收发器，能够提供高达2.8Tbps的全双工吞吐量。
$ g3 t7 U' q' R1 X
# x Z1 K9 u: v) WFinisar公司高速光纤模块市场营销总监 Christian Urricariet 表示：“为了满足日益增长的带宽需求，我们预计通信设备厂商将采用新的CFP2型光纤模块来设计新一代 100和400Gbps 系统。这将最大限度地提高面板的带宽密度，同时优化现有产品的功耗预算。我们与赛灵思的合作成果表明，其低抖动单片解决方案能够在FPGA和CFP2模块之间建立直接的28Gbps连接，从而简化更高端口密度的部署流程。”
- f5 K8 q" {. L
& ^4 N, ~$ x% A6 Y. C- KStupid: Finisar高速光技术市场总监Christian Urricariet在Altera发布25Gbps FPGA时曾评论说：“Altera在28-nm收发器技术上的成功，为芯片行业需要尽快支持下一代4x25-Gbps高密度、低功耗光模块的其他企业设立了新标杆。Altera和Finisar共同引领了高带宽、低成本光通信市场，将不可避免的改变数据中心的设计和规划方式。”
7 _( f1 k3 ?. d; T
* c8 `: r9 h8 [% FVirtex-7 HT FPGA的功能组合支持广泛的应用，例如：从包含290,000个逻辑单元的低成本100G“智能变速箱”芯片到包含870,000个逻辑单元的全球首款400Gbps FPGA，其中支持100Gbps、2×100Gbps或400Gbps接口、高效连接、基于3Gbps或 6Gbps的传统系统端接口和10Gbps ASIC及ASSP芯片等应用。 ( w( I4 _1 B( @! `& {4 U
0 f* Q7 _% {$ M" t x" C
这意味着Virtex-7 HT FPGA可用于多种应用，例如：支持 OTU-4(光传输单元)转发器、复用转发器或SAR(业务汇聚路由器)的100Gbps线路卡、面向高速数据处理的低成本 120Gbps包处理线路卡、多100G以太网端口桥、400Gbps以太网线路卡、符合19.6Gbps CPRI(通用公共无线电接口)基站和远程无线电前端、以及100Gbps和400Gpbs 测试设备。
0 r" P" j& p; w2 E& p# A S9 ~! u H7 o4 G
赛灵思公司副总裁兼通信业务部总经理 Krishna Rangasayee 表示：“我们的客户看到了带宽需求以惊人的速度增长的趋势，因此，我们与他们紧密合作，共同开发了业界领先的具有28Gbps收发器的Virtex-7 HT FPGA，来帮助他们成功的实现下一代设计系统。Virtex7 HT将帮助通信设备商缩短产品上市时间，并能灵活快速的响应不断变化的市场环境、需求和标准。”
: B! G/ k! z6 G) s" Z# T T' @5 p% m/ ~& F* D" U) i
Panch说：“支持 Virtex-7 FPGA的ISE Design Suite软件工具已于今日上市，客户可以基于它和我们的测试芯片进行早期开发工作。首批Virtex-7 HT器件样片预计将于 2012年上半年上市。”
$ B5 ^+ v' ^( w! H' I2 @
" ?& \( U. L8 v* P |
评分
-
查看全部评分
|
[复制链接]
/1 
发表于 2010-11-18 21:17
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
发表于 2010-11-18 22:05
真的吗？！
9 R& q4 u) {% l
