用过xilinx pcie IP的请进来

cuizehan

我现在在做DMA的时候遇到一个问题。
5 J# p. u6 Z! I9 Z' j
发现构造的FPGA构造的memory write requeset TLP可以写进PCIe核，可以看到trn_tbuf_av不断的减小。
( Z  v/ d6 ~$ g9 Q
但是减小到0之后，在0和1之间震荡几次，就一直为0了，也就是TLP一直存在PCIe核的缓冲区里，并没有发出去。
) d# e+ j4 f( n- ]; l, ?+ V
  k# W8 W# [6 {. X2 V2 X, dbus_master_enable为1，应该可以发送memory write requeset TLP的啊。

9 U2 ]7 d8 W- ]5 R# x9 `8 x谁知道这是哪的原因？