还望前辈能给出一个SIWAVE电源完整性解决方案的实例

mengzhuhao

还望前辈能给出一个SIWAVE电源完整性解决方案的实例
+ q, c5 L- r& A" T1 n- r8 {在网上看到的一个贴，感觉不错
但是如果有个具体实例就好了
' f  {* v. ~# ~! x* h; z+ m以方便理解文中提到的内容
9 j# ?* _4 L( P哪个需要的“电容大小、ESL大小、ESR大小”具体是怎算过的过程哪位能以实际操作说明下呢？
" M' ]/ L# K1 k' w  o! V可以一起讨论提高

SIWAVE电源完整性解决方案
Ansoft的SIWAVE提供了一个全波的电源完整性解决方案，现在我们就介绍这个流程可以给我们带来什么：
' i4 }1 k) D1 i9 D4 k第一部分：计算共振模式
+ x7 ~+ [  n% Z" l1、在PDS电源地系统结构（层结构、材料、形状）的LAYOUT之前，我们可以计算出PDS电源地系统的共有的、内在的共振模式。可以计算在目标阻抗要求的带宽或更高的带宽范围内共振频率点。
2、查看共振模式下的电压分布图，避免把大电流的IC芯片放置于共振频率的电压的峰值点和电压谷点。原因是当把这些源放在共振频率的电压的峰值点和电压谷点的时候很容易引起共振。
- r5 y+ L% S& f/ O7 \" i* Y% y: g第二部分：频率扫描
/ L" X2 ]" A% B7 ]1 D1、侦测电压
利用电流源代替IC芯片放置于它们可能的LAYOUT placement位置的周围、同时放置电压探头于理想IC芯片的位置侦测该位置的电压频率相应。在电压的频率相应的曲线中，峰值电压所对应的频率点就是共振频率的发生点。
+ D0 t$ o+ f  g6 X' c1 ]# D6 _' h2、表面电压
基于电压峰值频率，查看这些频率点的表面电压的分布情况，把退耦电容放置于电压峰值和谷点的位置处。（这就是如何放置退耦电容的根据）
4 C/ p5 O0 ^/ e% W- {第三部分：S、Y、Z参数扫描（包括touchstone SNP 文件）
4 t( U% Z- U: Y5 T! e* d/ l  c1、计算单端口的（IC位置）的Z参数（通常使用log－log标尺，hz）。通过Z参数的频率相应曲线，我们可以计算出我们需要的“电容大小、ESL大小、ESR大小”。（从中我们可以知道我们需要什么样规格的退耦电容）。
2、使用内置的ANSOFT FULL－WAVE SPICE来侦测实际退耦电容影响（包括：共振、ESL、ESR、parrallel skew等）。
2 K2 u+ g2 Y3 B7 Y" d1 {3、通过实际的AC扫描响应来选择需要的电容，包括电容的 R／L／C值。
2 Y7 T( a+ d2 z6 }" X- d4、在不同的位置放置电容来侦测路径的自感的影响。（这将决定退耦电容放置的位置）。
; e3 N8 m; c1 k0 T5、使用多端口的Z参数来检测传输阻抗。
6、使用多断口的S参数来诊断信号的传输和耦合。
第四部分：输出全波spice模型和进行spice仿真使用spice模型来仿真供应电压的时域下的供应电压的波动、同步开关噪声。

xyy_zhong

俺占个位子，望前辈能给个例子，邮箱：xyy_zhong@163.com

WOODSS

谢谢了！我也很期待有仿真的实例介绍

srz

我也需要84868286@qq.com