|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
情况是这样:
# s' j- r) A& R/ `6 T) l9 d" N% w2 C 1\ 我的文件是PADS2007的,导出ASC,然后导入到2005里面打开.4 y9 C7 M' a" x7 ~1 R
2\ (注意:文件在2007里面是完全做好了的),
- H. p' F, c7 b% C3\ 在2005里面再次通过灌铜,检查安全间距是没有问题,可是在检查连通性的时候出现很多错误.错误地点就在屏蔽罩上的那些地孔上. 通过查看过孔属性发现里面stitching项已经打上勾了,
& c# O! i# L6 x4 a& a1 [/ W, N# ]" j3 @7 ^& M$ y1 Y
$ U s$ m. z; ~) p7 o( L" T8 v7 M1 ?
8 `' s3 J, m7 Z, H3\ 后来取消这个勾后,不用灌铜,连通检查没有错误,这是为什么呢
2 S9 G; F, Q4 k; g- C8 y5 ^
$ t4 M1 {) v: i) U0 F问题:
, p1 J5 o$ `; f q# V q6 z5 ?1\stitching设置是缝合孔,到底有什么实际性的作用,跟不勾选有什么区别呢$ Q$ H+ @% a7 P+ [! m- C
% K8 v7 p0 k& D" d- j, n G
% ^, H+ A4 ~/ J* T! H2\ 为了使连通性检查不出错,一个个把它们改过来真是麻烦,有什么好的方法? $ }& Y2 X5 {3 ^( Y& |. F) Q* u- ^
! W/ Z4 K \. T4 N% R+ O1 P) X
" j. [/ i% | A7 `3 `) J7 ?3\我在filte过虑器里面只选VIA却选不上它们,难道它们不是过孔了吗?
/ _ ~; E% ]6 B E $ v) g8 ?5 d; ?- W- V1 L" @/ C: D
/ @' G) N6 t5 a a& p R
4\从2007到2005这些孔怎么就加上勾了呢,其他的信号线过孔怎么没有报连通性错误呢?
6 C( O' x$ J9 L3 `/ Q
+ i) u9 b/ L, R/ D
1 f& Y$ K" U2 _% Y1 C* V5\怎么避免这种情况呢,以前怎么没有碰到..
, I1 H/ N2 W: w& N% Y0 t
, `/ p+ R7 w$ T7 f l4 J6\有没有关于这stitching的资料,让我也见识一下..谢谢了/... |
|