[ 求助] 芯片多個電源引腳，應該取哪個腳來做目標阻抗仿真？

honejing

芯片通常多個電源引腳，若我的電源引腳是用走線的方式連通，那應該取哪一個腳來做目標阻抗 (Target impedance )仿真？

gonethewind

大致评估的话，通常把power引脚short在一起，把ground引脚short在一起，然后求目标阻抗。你是做chip PI的？

sipiemi

wrong concept, good PDN requires impedance at all IC power pins meet target impedance.

gonethewind

这个。。。你要是有足够的条件，当然算一遍比较好了

honejing

" wrong concept, good PDN requires impedance at all IC power pins meet target impedance."
7 t* k0 y. |( N+ a" W
3 樓 sipiemi的意思是每一個 Power pin 都要 meet.。那請問，那我有同一組 VDD 有6 個 pins 在不同的位置，當某port 下 de-cap 調到 meet target impedance，這時由另一個 port 看進來的target impedance 卻又over Spec. ，有如此反覆的情況，要如何處理？

gonethewind

de-cap的优化是个循环迭代的过程。不能只考虑一点。

袁荣盛

同意楼上

tlmj206108

应当把所有引脚设为group来整体计算阻抗，算其中任何一个管教都是“只见树木不见森林”。

honejing

"应当把所有引脚设为group来整体计算阻抗，算其中任何一个管教都是“只见树木不见森林 "
: o+ w8 o- B6 L& a* f9 {
我的覺得把所有引腳都 Group 起來只是方便的做法，有Tool 是這麼做才比較容易收斂，也有Paper 這麼做，但是我是覺得單獨看才比較符合實際狀況，你說的對“只见树木不见森林 "，但是我就是不要看森林，而要仔細看樹。