找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 1909|回复: 0
打印 上一主题 下一主题

Allegro问题集锦~超好

[复制链接]

22

主题

88

帖子

232

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
232
跳转到指定楼层
1#
发表于 2009-10-17 22:42 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
Allegro问题集锦
' D7 y3 U; K4 b. @1、问:我在产生NC TAPE 文件时提示error,但并没有生成NCTAPE.LOG可供查找错误原因,望高手帮助!! f1 m- W  ]! N( Y9 P3 ]! L
答:NCTAPE.LOG的内容其实也就是执行File/Viewlog命令弹出的文本中的内容。您可以通过这个来查看,您不能产生log文件的原因可能是软件的关于TEXT的路径设置有问题。您可以去SETUP/USER PERFERENCE中的CONFIG_PATH进行查看
. j+ X! [! {+ J: L2 P, b. R- F/ r- n. E2、问:问一个入门的问题:从Capture导入的网表是不是要在Capture里把封装定义好?OrCAD里的封装如何查看?! |* W" ~" \$ g" \7 R. S
答:一般在Capture中需要定义属性(在原理图编辑器中选择物件查看他的属性)中选择Cadence-Allegro/SPECCTRAQuest/APD,然后查看PCB Footprint属性,这个属性一般是用来和Allegro中的封装做对应的,也就是这里填入的就是Allegro封装(请注意这里的封装是指的在Layout时候用到的封装)的名称,导出网络表的时候软件会做自动的抓取到生成的网络表中, 这样在Allegro中导入网络表的时候Allegro才知道是抓取哪个元件,6 y2 w8 d3 B; d3 d7 ~  L  N2 L/ f
封装有两种:一种是在原理图中用的,一种是在LayoutAllegro)时候用的,我不知道您是希望在ORCAD中查看哪个封装,如果是后者的话在Capture中无法看到,但是如果您建立了Capture CISDatabase的话就可以看到了。# R5 v1 L' m5 w5 s" o2 O9 K: L
3、问:Allegro中的封装和OrCAD里的是否一致?- K$ P* ^) L7 m
答:对不起,我想问问您所指的ORCAD的封装是指原理图的封装还是指ORCAD LAYOUT软件的封装呢,如果您是指的原理图中的封装的话那是两个完全不同的概念,一个是用在原理图中,我们叫他元件的SYMBOL,另一个呢是在进行Layout的时候需要用到的。Capture中要做的就是通过PCB Footprint属性进行原理图中的元件的SYMBOLAllegro的封装进行对应,这样才能顺利的把网络表导入Allegro中。如果您所指的ORCAD LAYOUT中的封装的话,他和Allegro中的封装是不同的,他们是两种不同的Layout软件。5 M; z1 i: b' e! N" x7 _
4、问:在输出DXF时,Message Window 已经出现Translation complete…但在View Log里却说4 ^, a0 a( g6 f0 e( r4 F
ERROR: Invalid program arguments.; x, z/ C) H6 q
Terminating program.
8 u7 B* o. C) t4 G2 n) F/ `
请问这是什么原因造成的呢?在增加DXF Layer时是否可以任意加入Subclass
2 N( [5 g% X9 z, @3 Z6 l答:您的问题是由于有非法的参数设置引起的,具体到哪个参数可能需要看看您的参数设置之后才能知道,您可以把您设置的参数的对话框的图片发给我看看么,或许能帮到您
* X5 r0 x1 u  r; g  n" w在增加DXF Layer时是不能任意加入Subclass的,您可以先在Allegro中打开需要导出到DXF文件中的SUBCLASS,然后在启动File/EXPORT/DXF命令进行DXF的导出。: t" t8 C' Y" Z6 ~  E! r, a
5、问:请问~~allegro可以读哪一些netlist的格式?allegro可以读protelnetlist的格式吗?- ^' l- u) ]  X, `6 W& R
答:十分抱歉,在Allegro中他只能读取他自己特定的网络表的格式,其他的格式网络表是没有办法读取的: {6 J5 v$ |% M- |" _
6、问:请问在ALLEGRO中不能像POWER PCB中那样直接给PARTSNET线吗?一定要转NETLIST才能实现吗?
$ e# I: A1 X: X0 [答:在Allegro当中是可以实现手动进行ECO的,但是Cadence的软件的一个很重要的原则是希望您的原理图和PCB保持一致,所以最好是通过在Capture中修改了连接关系,产生网络表,再一次的在Allegro中导入实现.这样才能保证原理图和PCB的一致。
2 g& V/ ?7 H7 T* \% b/ `$ k7、问:在用Allegro导入DXF文件时感觉兼容性不是很好,要么不能导入要么导入后丢失一些图件,但我用PCADPOWERPCBPROTEL都可以正常的导入,不知Allegro在这方面是怎么回事,如果打了补丁不知对这方面是否有所改善,还是有什么其它解决办法。
) Z, f& X; Q) U: i: o( c' m答:在DXF的导入方面Allegro是有他的独特之处,您使用的是15.2的版本,这个版本在DXF的方面又增加了些内容,比如您在AUTOCAD中的SYMBOL可以直接导入Allegro当中等等,只是可能不是太稳定,所以非常有必要去下载AllegroISR(
. p  \' ]  f, m2 O

! D+ l3 i  \* ]8 z* p- W
5 J0 {- \7 K9 G2 D1 l& w) o9 W5 w2 i! m$ T8 O1 |- `3 S) U1 g

6 g, M0 g% ]+ ^) i8 K8、问:在Allegro15.2中用Sub-Drawing导出文件时(Options勾选了三个选项,Find里勾选了所有的Object),但是在用Import Sub-Drawing后贴进设计里面的PCB只有零件、文字等,没有了所有的NET,请问这是什么原因,要怎样才能把网络也带走?
3 y: B1 Z# m, u$ i" t( N答:Sub-Drawing只是简单的拷贝和粘贴的作用,不涉及到网络的连接关系,所以即使你导出Sub-Drawing的时候勾选了NET也没有用,如果你想拷贝走线,你要勾选的只是CLINEVIA,就OK了.
  G& ~2 ]2 k, f( o$ X6 C9、问:我有ORCAD 9.2 做的原理图文件 ,没有原理图零件库,ALLEGRO 15.2 里用CAPTURE CIS 直接导(第二种方法不是OTHER)网络表老是提示一些封装方面的错误.有什么办法?2 G. d1 C/ F" I' R! e$ m
答:新转法比较注重在原理图里的编辑,特别是元件部分,新转法的主要注意事项也就是元件的封装,同一个封装内,不允许有重复的PIN NUMBER,如果PIN的类型不是POWER,那么他们的PIN NAME也不允许重复,之前的EE用老版本的Capture一般都会有偷懒的习惯,所以才会有这些麻烦,所以你只有修正这些错误才能正确的使用新转法导入
5 T* e8 W2 f& t" Z8 [10、问:我在做smt长方形pad的时候发现只有填写宽度,高度,那长度怎麽没有填写了,是不是这里的高度就代表了pad的长度了。
/ o5 d0 b+ f2 ^7 B: F9 Q& I答:没错,因为PAD是二维的没有高度的概念。长方形的PAD只有长X宽,就可以表示了。
1 t# H# z& k* ~) q7 S11、问:用ALLEGRO15.2一段时间了,也遇到不少的问题,其中比较多的就是Shape的问题,经常画好整个Shape的外框后但不自动填充,就在Boundary Top层有个刚画的OUTLINE,有时弄几下又可以敷满,但是只要一修改马上又变没了,同时在Drawing OptionOut of date shapes项也看到有指示,请问这究竟是什么问题啊?这些铜为何这么容易Out of date shape* F$ S/ [  g" W) K) R
答:就目前来说我们也有些客户遇到了类似的问题,一般产生的原因是由于Allegro15.2版本本身的BUG,所以,您需要更新一下Allegro15.2的版本
# F/ o* g! i* m7 B& c3 H12、问:能不能在下个版本里面,在pin上能显示出网络名,像protel里都能显示出来。那样子很方便画线。
: t& `& \6 f* `答:allegro中在走线模式下,当您选中PIN去走线进,右侧的option栏会及时提示该NET的名称。 同时您也可以用查询模式去查NETPIN
; L* f9 {) d- F3 T13、问:我的板子上有200组差分线,每组间距要求大于40mil,如何有效更快的设置规则?$ d* x5 E) ^  w6 @0 J
答:您可以用allegro constraint managerGroup功能实现快速设置。, a5 @  A- H: d, F& r, B
14、问:在allegro package 即是元件封装编辑里做修改元件封装上的PAD不能一次全部改,只能一次改一个。在.brd里又可以改,是不是哪里没设好的问题呢?
# @3 x! C, R7 C答:用Tools/padstack中去一次性或选择LIST去更改的。4 Y9 A7 B  ~8 ~9 z% m$ \
15、问:怎样才能打开Allegro中的封装库?8 [: U9 S& m3 l- g) D
答:allegro的封装是由很多部份组成的,要打开FOOTPRINT请用allegro中的FILE/OPNE然后选取TYPEDRA即可
9 h4 P2 ?" C& [. R9 ^4 j) g0 T16、问:在CCONSOLE WINDOW中输入X 100 100 总是提示下面的内容,应如何输入呢 ?1 |3 Y7 {& d$ U+ N! q: U5 |: w
Command > X 100 100
4 |7 K' K# g0 R, l6 ~E- Command not found: X 100 100
4 O; P7 E  N- q9 C7 i6 y" a0 a
答:应输入小写的X,然后回车,出现一个对话框,再输入,就可以了.( r7 v2 Y- h& x5 I( @" g
17、问:现在Powerpcb转进Allegro的文件里,那怕用自己做好的有正常Flash焊盘的零件,在内层也只能显示一个十字,不能显示正常的花孔,但出Gerber后用CAM350看又是正常的热焊盘,请问是什么原因,在哪里可以设置或修改?  X" e8 [. j0 S) I' @& c
答:PADS转到到allegro后要对PAD作些修改。如SOLDMASKPASTE MAST等等相对应的PADSTACK应该重新处理一次再update一次* o4 Y* |5 X- `+ T! O: ?4 A8 G
: p1 d: h: ?$ Q- I" n
, H, P$ h9 Y! d

! K4 p) H2 }* y% N: F& g6 B" h: L. j0 u' p
  u" ]. y; A9 K) b, E3 l) U$ P
+ f3 W  O; [! a/ C
18、问:请问关于添加PCB layout type能否具体解释一下
, q9 x' s) b3 ^9 V0 s; b! R5 hLayer Type
  Y( ^% D6 g7 Q2 Q1 ?& iCrossover
0 n" Z2 m/ E' u4 I5 R) O& f, H) OBonding Wire: i! z: U8 e8 i! v; ]: a4 i
Microwire
  h4 s* r+ Q+ q. ]9 l+ nMultiwire9 E! |8 s5 g/ W. _2 K5 t
Optical Wave Guide4 z, \9 U" O6 I5 x. R0 b
Thermal Glue Coating

& W* ~/ }: n+ p( M% N- \% `# q8 I答:关于allegro这些设置请参考D:\Cadence\SPB_15.2\share\pcb\text\materials.dat档,用文本编辑器查看即可。
6 S  y: i  t# f' p19、问:我想请问一下光学定位孔的制作方式。
' s2 F  T  N1 f2 F3 E2 }7 S答:光学定位孔的制作很简单,和建立PADsymbol相同,只是每家的大小要求不同,要注意光学孔上下层及周边不允许走线和Placement(可以Route keepout)SOLDMAST要开就OK了。( j( }) e% y3 `: C
20、问:什么我在旧板上做了import netlistupdate symbol后就会有零件的定位孔(机构孔)掉了,能有什么方法发现它吗?我的symbolpad的库是新建的,可能有少pad.我想知道除了目测外,allegro 能提示吗,因为我原来旧板有这些孔的.
; |. }7 C4 Q( j0 L4 M6 K% a; m答:allegro在做import netlist Update sym,bol后会有LOG文件供参考。可以直接RUN完指令后在FILE/VIEW LOG看到,或直接打开相对应试的LOG文件。
) U/ z5 P) H4 b2 {( s20、问:Allegro 14.2 15.2 如何共存?我两个版本都装了,想在不同的时候使用,但现在只有14.2版本可以用,打开15.2版本的时候,就提示我说找不到cdsdoc_sh.dll.,我听说修改一个文件可以达到这个目的,请指教?' m; V( w0 S1 p) L- b- q7 @3 @! L
答:产品可以安装在不同的盘中,但是只用一个LICENSE MANAGER文件包,注意的是在使用不同的版本的时候在WIN2000中的操作是右键我的电脑选择属性,选择高级Tab,选择环境变量,修改系统变量中的CDSROOT,如果是要使用142的版本则设置为:C/CADENCE/PSD14.2(我的两个版本都安装在CCANDENCE下面),如果是要使用151则修改成C/CADENCE/PSD_15.1即可。
$ `! c* g- [- P" h5 X4 _9 e$ H+ i1 s: S9 X& o6 N- b! c+ ^) \
摘自:映阳技术论坛
) Q% t0 `5 g; R% a1 R
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏2 支持!支持! 反对!反对!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-12-23 20:29 , Processed in 0.057419 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表