ratsnest_schedule鼠线问题

faeng

在PCB设计的时候，开始面板时，我喜欢把电源网络设置成ratsnest_schedule的power_and_ground
但是把地设置这个属性后，将地网络打孔的时候，文件变得好卡好卡?  有没有遇到过这种问题的兄弟？一起分享分享
. D) H+ C2 |( `) Z4 ~: X6 e我把opengl关了后还是一样的卡

yangjinxing521

设置成无飞线就好了吧。。。

kevin890505

把原理图里面这个属性删了，然后PCB里面也删了，重新添加即可，属于兼容性BUG

kinglangji

kevin890505 发表于 2017-12-21 15:39
% f+ o7 W! u8 l9 A+ ?1 ~) S  |- Q4 _把原理图里面这个属性删了，然后PCB里面也删了，重新添加即可，属于兼容性BUG

" I. d( v! R0 T这么有空。。

faeng

kevin890505 发表于 2017-12-21 15:39
" u: ?% n% ~3 p, B; }; [把原理图里面这个属性删了，然后PCB里面也删了，重新添加即可，属于兼容性BUG

版本问题么？
- M! ~$ i. S3 F4 w0 [- l  我的好像16.6是打的100的补丁
6 f0 s" y- x+ T8 t  哪个补丁不会出现这种情况 呢？
" K) U# @6 R) H4 H: V4 }

kevin890505

faeng 发表于 2017-12-22 22:41
版本问题么？
* G  ^6 k! y; I7 J  我的好像16.6是打的100的补丁
3 u( K4 ~9 d4 k# v9 @  哪个补丁不会出现这种情况 呢？

6 [# S' r1 w: l2 t, L& ]) p* U. P6 B和这个貌似没关系，我记得之前碰到是因为是基于15还是什么版本修改的原理图，导进来就有这问题，但是把原理图里面清除属性，把PCB的power删了再手动添加就没事了。
& j' m- [3 b& z7 P

faeng

kevin890505 发表于 2017-12-23 11:30
和这个貌似没关系，我记得之前碰到是因为是基于15还是什么版本修改的原理图，导进来就有这问题，但是把原 ...

, k0 x1 T) x% `* h谢谢解答