2017年11月5日QA检查报告节选

EDA365QA

1.匹配电阻应该靠近连接器放置
7 b, {3 E- ^+ N) }

1023598725

EDA365QA 发表于 2017-11-6 10:16
6.高速线不哟啊在挖空的隔离焊盘下方走线

/ {7 Q# k, c* X9 |( r/ V1 t你好，请问是不能在器件下方走线吗？看不太懂这张图，求解释谢谢。
$ m7 F. J% X2 p- z

ccccindy

1023598725 发表于 2017-11-6 17:44
5 x* y5 @1 k5 L3 ?: I* M$ H/ {7 O你好，请问是不能在器件下方走线吗？看不太懂这张图，求解释谢谢。

我的理解是不能在挖空区域底下过  这样参考平面不完整  落在分隔区  走线应该完全落在参考平面上
2 G6 K) m& f2 n) [: b

fengyu6117

EDA365QA 发表于 2017-11-6 10:15
$ |% q7 G6 O1 U3 g* E8 y0 f1 _4.CAN没有按照差分走线

5 ~+ p2 @4 r* i  a* cCAN总线是差分，但是速度慢，要求不严格，做类差分就可以，阻抗没要求（貌似CAN可以传数字或模拟信号），差分等长不差太多就好。
3 H, E# M- i5 v! c8 d

EDA365QA

2.电源没有来源

EDA365QA

3.网格部分应该是表层禁布
, y4 R$ ]' M: Y' a& u& ~" O8 S

EDA365QA

4.CAN没有按照差分走线

EDA365QA

5.串口电容加粗处理

$ X5 X- y! u8 B( O- ], E# _

EDA365QA

6.高速线不能在挖空的隔离焊盘下方走线

; }5 J& b& k/ m% [( K" O6 p

EDA365QA

7.此电源不需铺平面

EDA365QA

8.开路
, T! U" }+ Y7 B( H# z. A

EDA365QA

9.相邻走线层的走线重叠较多

3 B$ L2 c* b2 }2 ~  O5 c. Y+ y

EDA365QA

10.485没有走差分

Jamie_he2015

1023598725 发表于 2017-11-6 17:44
) _2 X  o$ i- H: k" C4 t2 l你好，请问是不能在器件下方走线吗？看不太懂这张图，求解释谢谢。

+ q, x1 p4 n# [& r- u& @0 D应该是，不要在两个过孔之间的挖空区走线

zyh610710

学习

edapcbsyc

感谢分享

EDA365QA

1023598725 发表于 2017-11-6 17:44
6 Y: ^% ^! z- X" z$ i* o你好，请问是不能在器件下方走线吗？看不太懂这张图，求解释谢谢。

5 S2 m5 t; c; }" |. |8 P高速线要保证完整的参考平面，现在有些走下两个孔之间的反焊盘了。
+ g1 z! B( u2 c, }6 c