信号速率100M的走线误差多少合适

仁爱

如题
5 ~. i" j2 j$ B9 P* Y8 P

980155498cai

50-100mil都可以，

AD9_PCB

980155498cai 发表于 2016-9-8 20:28
50-100mil都可以，

为什么？

980155498cai

AD9_PCB 发表于 2016-9-13 16:02
' O- X  }% R2 \为什么？

2 p8 u+ b% @! j' D4 B9 m( W速率低啊，误差根据速率来设置，不能全篇一律的一样误差，速率高的当然就误差小一点，速率低的就可以适当放大

AD9_PCB

980155498cai 发表于 2016-9-13 17:52
8 w5 ^; V" Z: K速率低啊，误差根据速率来设置，不能全篇一律的一样误差，速率高的当然就误差小一点，速率低的就可以适当 ...

) m& x5 ^( d, j  g/ o恩吗计算误差呢？知道误差对PCB设计有用吗？误差跟等长误差的关系是啥啊

980155498cai

AD9_PCB 发表于 2016-9-13 19:40
" O& [( W5 z' R% s2 @恩吗计算误差呢？知道误差对PCB设计有用吗？误差跟等长误差的关系是啥啊

2 k3 T9 i, }  ~& a3 D2 o( f肯定有关系啊，速率低了误差可是适当放大

superlish

也许大概可能或者可以这样子理解吧：速率低了，周期就长，时序裕量就多 ，早到和晚到关系不大，都在等你，误差就可以大点吧。

zukimotor

        等长和时序关系比较大。一般凭经验的话，100M的信号周期是10ns，建立时间+保持时间算70%好了（非常保守的数值），即7ns。去看一下两端IC的pindelay大概是多少，减一下。算两端IC各有1ns的片内误差的话。剩下1ns。1ns对应PCB上的走线长度约为6000mil。绕正负3000mil即可。所以可见100M的信号理论上是不需要因为时序问题而绕等长的。
3 V0 x$ z; u8 K) Z6 q- c4 p6 }. p( j        以上纯属个人意见，欢迎大神来拍，作进一步的解释。
- H# y, g' `5 Z( |9 a3 G0 T; r

381962743

楼上正解。准确点1ns约等于5600mil.

Joen0_0

zukimotor 发表于 2016-9-20 14:15
等长和时序关系比较大。一般凭经验的话，100M的信号周期是10ns，建立时间+保持时间算70%好了（非常 ...

照你这个公式，150Mhz的时候，传输线延时允许值就到0ns了，频率再高就负数了，就像MIPI的差分对内误差，这个是否有个公式大概根据频率算出对内可以有多少的误差？
( u9 l7 O& E! f

zukimotor

zukimotor 发表于 2016-9-20 14:15
3 z4 c6 ]1 z1 k' Q4 J4 r等长和时序关系比较大。一般凭经验的话，100M的信号周期是10ns，建立时间+保持时间算70%好了（非常 ...

) g" R& y0 x" w4 l) G; S3 S片内1ns是比较夸张的数字，而且越高速（一般1G以上），pindelay是必需要考虑的。
$ q% K' _  k: Y" ]0 ]