本站微信 收藏本站 设为首页
 找回密码
 注册

QQ登录

只需一步，快速开始

扫一扫，访问微社区

巢课
电巢直播8月计划
EDA365电子工程师网»技术社区 › 电子技术社区 › PADS论坛 › pads logic signal pin的问题
返回列表 发新帖
查看: 1135|回复: 3
打印 上一主题 下一主题

pads logic signal pin的问题

[复制链接]
auroradst

2

主题

6

帖子

-8960

积分

未知游客(0)

积分
-8960
跳转到指定楼层
1#
发表于 2008-11-18 14:02 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您！

您需要 登录 才可以下载或查看，没有帐号？注册

x
pads logic CAE封装中的signal pin 是不在逻辑封装上显示的，如果器件定义了一个signal pin “VCC”，如何将这个脚和“+5V”或“+3.3V”连接呢？
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持！支持！ 反对！反对！

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
tzs80g

4

主题

23

帖子

-1万

积分

未知游客(0)

积分
-14910
2#
发表于 2008-11-22 21:53 | 只看该作者
那你可以不要将它设置成SIGNAL PIN让它显示出来。

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

tzs80g

4

主题

23

帖子

-1万

积分

未知游客(0)

积分
-14910
3#
发表于 2008-11-22 21:53 | 只看该作者
或者在PCB中再自己加线连接

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

jimmy

426

主题

8749

帖子

2万

积分

认证会员B类

CAD工程师

Rank: 25

积分
22654
4#
发表于 2008-11-23 11:56 | 只看该作者
那就建元件封装时不要定义。
$ @9 x* H( t) ~- J6 e. j% |
% k+ Q' J: Z& K. W* ^也可以在原理图中进行原理封装的编辑，将3V3改为5V0 i. L# j+ a6 s* A6 H8 t
7 g# E" a9 k$ B' D# s
但此方法不建议使用，不符合标准化设计

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-23 06:43 , Processed in 0.055057 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表