DMI、FDI、eDP、PCIE、LVDS等高速信号，组内等长是做多少的呢？

MaxEnding · 发表于 2016-5-13 15:58

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

最近由于工作需要，在看Inter的Design Guide，其中关于高速信号的走线要求，强调的多的主要是差分走线间距、阻抗、走线拓扑的线长等，
但很少看到有说要做等长（差分对等长±5mil是公认的），所以在此问下大神们，像DMI、FDI、eDP、PCIE、LVDS等高速信号，组内等长是做多少的呢？

705621057 · 发表于 2016-5-19 15:22

对内误差还是要根据你在这些总线上所跑信号的数据量来决定的，比如LVDS或者是DP又或者是TMDS这一类带参考时钟的数据总线，在总线需要的带宽越高，那么对内的等长就需要越短，其实这个等长的数据是可以算出来的；如果不是强迫症患者的话，根据我的经验这类总线的误差走在25mil以内是肯定没有问题的，我负责的项目中4K@60Hz的HDMI走线或者是LVDS总线都已经验证过了；像PCIE或者是USB3.0这一类的差分总线，由于发和收的数据都只有一位，所以只需要做TX±和RX±上的差分对内的等长就行了（5mil），PCIE上的CLK一样也是只需要做对内等长即可！