156.25M时钟信号回沟问题

荒村战士

上图时时钟测试图和数据，下图是PCB走线图，请大神分析一下这么短的走线为啥会有回沟呢？是因为时钟晶振放在背面的缘故吗？有两个过孔的缘故。



* T2 r2 H# F5 K+ D4 e7 y: Z% r

zjg473

1.楼主这是差分线吧，156M的时钟算是高速信号，除了上面说的几种情况，还需要注意的是过孔换层，意味着你的参考层也换了，所以这时候应该在过孔的地方增加接地孔，从而使参考层连贯。
8 q* ~$ c1 |8 k& X/ y0 f. L2.另外这种差分线过孔之后还交叉走线，这种走法不好吧
# N9 ]9 c% |6 B3、以上都是可能的原因分析，最终都需要靠仿真来确认，以验证你的分析是否正确

kz_llq

电容的排放估计是为了PCB的美观，做到横成排竖成列，很多layout  house的PCB工程师都这样，为了看起来的美观，常规的信号线是无所谓的，但是对于156M这样的时钟来说一点的stub都是致命的。同事晶振的布局就是个错误，应该和IC共面。由于过孔的换层导致了回钩的出现

荒村战士

cousins 发表于 2016-5-10 08:18
这种回沟是因为你走线交叉而且电容离晶振太远的原因，为什么会这么设计？难道Controller的design guide没有 ...

; |- W9 A! F+ n! \" m3 y
1.晶振放在背面是怕芯片发热影响晶振的参数。
% h4 d! j2 I( W1 _) y5 u8 ^2 n1 C2.为啥电容这么摆放，我也不太清楚，是布局时没有注意的缘故吧，

9 [: x& U. r8 t; R% I

cousins

这种回沟是因为你走线交叉而且电容离晶振太远的原因，为什么会这么设计？难道Controller的design guide没有提及电容的摆放和走线的关键点吗？
- g# t5 P' t! }1 S

荒村战士

cousins 发表于 2016-5-10 08:18
  h3 d4 U- X3 }; Q9 w这种回沟是因为你走线交叉而且电容离晶振太远的原因，为什么会这么设计？难道Controller的design guide没有 ...

+ f' T3 B7 c& U/ N3 B, d刚接手别人的案子，请大神指点下！

minibmw888

应该是因为反射导致的有回沟

雷霆之剑

DDD

刘兵0916

1.测试点形成小的天线、
2.电容打孔太远

705621057

一般来说，受端的起振电路应该是越靠近受端越好，尽量让起振回路最短且粗，并包地处理，减少其他电路对起振电路的干扰；你这个套电路的布局离受端太远了，起振回路又换层了，你这信号能好的起来才怪

hugowong

[tr][/tr]
' |# t8 ]/ d1 [! _  h' ^[tr][/tr]

学习学习 2 M% j4 U9 n! m- e5 i 0 q' ^& h) [. I* x( Z! e

hootasp

学习学习

tanghao113

不一定是走线长短的原因，还有可能是芯片管脚的输入电容太大反射导致的，估计在die上测的波形会好很多，但这需要仿真结合实测对比验证。

美丽人生1130

涨见识了，不错

suiyufeng726

容性负载导致

djadfas

呵呵