|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 mosman 于 2016-3-9 00:57 编辑
% B9 S5 f' _3 q+ i6 h* r# Q
9 ^. d8 {; n" ]4 Z; t- BAC耦合电容组装结构的优化, O% _* m. _; p+ @2 r
在高速串行链路中,为了让工作在不同电压下的发送器和接收器能够连接(也许是为了不影响各自buffer模拟电路部分的静态工作点),需要在通路中加入隔直电容,但是隔直电容自身和焊接电容的焊盘会给通路带来阻抗的不连续性。这在设计中都需要仔细考虑,也需要考虑电容是放在发送端还是接收端的问题% V/ k( U: o- w! ]/ O0 S
# v" ~! U' i, n K2 I
一个典型的通路作为实例来研究这个问题
) s4 D4 i* |& p
% j" W$ e! e. H/ H
+ n. }$ u% ^6 n$ i7 T T/ f b7 r其中电容的模型是C=100nF,ESR=1mOhm,ESL=100mn9 z2 |# {, j# b/ X3 B0 O3 |
/ n$ q$ h$ a0 I
n+ @& o" R! f6 O' i6 M4 a, e. g
; m8 r) I. j, F8 z7 n+ {当信号传到AC电容处,由于焊盘的面积和电容两端的引脚比较大,这个地方的寄生电容必然很大,最终在TDR图上对应地显示出阻抗偏小。为了让阻抗连续,减少寄生电容,可以在电容的下方将参考平面掏空,如下图* l+ }6 D& G- {; E; d1 N
5 ^, I( d G2 u( e' z M4 B1 H3 P. w5 |
* J2 k& M. g3 L* \4 W p将修改前后的电容结构分别做3D电磁场仿真:1 {- n/ j+ I d& ]) r! W% Y
一、回损
3 x& t: M7 \5 U2 C4 @1)没有掏空1 g7 r, N9 J% H& T: B/ E
! d2 r$ g/ @! u! ]* m, M
8 ^+ t" y+ m. H2 `+ D. I" S+ N! J2 @2 O
7 b1 N0 ]$ n" U2)掏空% h% b$ o; U! U; ?+ T" j5 _* o* r/ z
/ c/ ~! t+ a2 k# Y4 V9 H
& j6 [* ?0 ^3 Q9 T5 Y: a
: S! N$ z, k! @掏空之后,无论是S11还是S22,都要比原来的改善很多,回波损耗在-30dB以下,这在实际的通路中的响降到最低。从S22>S11可以看出靠近电容的端口回损要大,如果要降低反射,可以将电容放在离发送端远一点的距离上。
3 J3 ?; k+ w% p
# v; k* ~0 O2 v6 \- S# Z: s0 a8 W7 @二、插损 H" c+ x8 a+ T" x- o
1)没有掏空
( i4 O/ X0 }( M, X
6 P5 z7 m0 N2 }8 H) v! R1 o* n6 N9 O1 Z: Y, f: E( P
2)掏空7 [7 k: T/ J& K" K" W4 R
% G* W: e/ M# O" v- S
; I3 s7 Z M9 M0 Y3 m" Q/ q
电容造成阻抗的不连续带给插损的影响很小。
. O0 i6 E* K- p% { \
6 x8 i. r. h" o3 a9 Z& |7 }三、TDR5 b* q/ f! j3 x0 e& ^! I% u' ~
用前面3D电磁场仿真得到的S参数对这两种电路做TDR分析:& b* I2 h2 Z% {" e
1)没有掏空
* N5 h; S7 P$ u! n. M/ `7 @/ r' B4 q' }+ N
, z+ z3 s& |0 l3 X
2)掏空7 p. l2 L2 N6 T; W2 T
$ w7 @' T9 Z# ]1 t" o5 p* m2 p
" x- b% j* b3 \* R8 J$ E可以看到未掏空之前阻抗的不连续点很明显,掏空之后的阻抗十分连续,几乎看不到任何的不连续了
0 J, N& S0 o5 {& M# W类似的掏空处理方法还有很多地方可以用到,如大的QFN焊盘下方, DDR4内存条金手指 的信号参考平面。
/ q2 j" q9 t2 l' Q+ q掏空区域的大小要根据软件仿真得到,不能一概而论。2 [) S3 t: Q- ]' G
5 U* J0 t/ Y) v9 l: J$ }8 g5 _: r5 Y- W9 g6 }/ {( Q0 @6 ]1 }
9 ^- c& G5 q! W' e8 ^2 a, z' d# w3 W2 V7 u4 \
* `" M* x- C7 E0 u: ]- E- @ |
评分
-
查看全部评分
|