请问关于xilinx 7 Series FPGA pin Swap的问题

zsuhh

! [' N: k& y0 }5 S% A在ug586_7Series_MIS.pdf文档中关于Pin Swapping有下面几个描述：
（1）Pins can be freely swapped within each byte group (data and address/control), except for the DQS pair which must be on a clock-capable DQS pair, and CK which must beon a clock-capable p-n pair.
---------------这个是否意味着数据组组内除了 DQS pair外，其他pin脚可以自由交换； 地址组内出来CK pair外，其他pin脚可以自由交换？？

（2）Pins in the address/control byte groups can be freely swapped within and between their byte groups.
# \7 I$ N6 y6 s! f- R0 ]7 m7 s, g---------------这个是否进一步说明地址/控制组内出来CK pair外，其他pin脚可以自由交换？？
) F) r, I1 L6 R; k
5 o& S! o8 `3 D( s, T7 {! ?另外，关于16-Bit DDR3 Interface Contained in One Bank的那个表中，对DQ1, DQ0, DM0,  RESET_N  , RAS_N     ,  CAS_N, WE_N ,  BA2的Special Designation作了特殊要求为CCIO-P,CCIO-N,如下图。 是否这些pin不能随意交换？


6 v/ Z2 D+ P8 D( e
) k, ?0 L/ }: \: ?4 X

菩提老树

同组可以交换，除了DQS外

zsuhh

菩提老树 发表于 2016-2-15 13:06
同组可以交换，除了DQS外

( x2 I3 Z- r+ A6 z: ^8 z, Q麻烦问多一句：是否意味着同组中DM0可以和DQ0到DQ7其中任何一条交换，同理,DM1可以和DQ8到DQ15其中任何一条交换??数据线之间的交换可以理解，只是放什么数据进去，再取什么数据出来，结果一样。只是DM0是否可以和数据线交换就不太确定。另外，根据Xilinx 7 Serial的文档，似乎地址线也是可以交换？？
6 }5 I) P! l) W  p% c* e3 b
8 J2 N( X0 W, u  z9 q, d# V0 X$ W

菩提老树

zsuhh 发表于 2016-2-15 14:24
' o7 j& o3 u1 B, O( j8 r麻烦问多一句：是否意味着同组中DM0可以和DQ0到DQ7其中任何一条交换，同理,DM1可以和DQ8到DQ15其中任何一 ...

DM是否可以交换要具体看，最好DM与DM换，因为有的DM只是input，而不是IO口