分析解决测试着色难题

frankie.wang

进进按语：

       这篇文章其实是华良兄执笔的。当时署上我的名字实在觉得很虚荣的。我只是在推动这个文章中涉及的问题的解决，和研发市场部门沟通，找到分析的工具，鼓动叶凯和华良写出来。华良兄当时表现的神人一般的功底让我很佩服。  这篇文章当时发布于2013年初。不久后华良兄就去了大疆科技。叶凯痛失干将。华良兄半年时间成为大疆科技的骨干之骨干，年终获得奔驰车的奖励，就是那次发奔驰车大奖之后大疆就开始在业内成为传说。 从另外一个角度看大疆的发展是，华良兄加入大疆后立即就买了高端示波器，接着半年后又买了一台。20GHz的。  

我从华良兄身上看到了一个卓越工程师所展现的全部优良品质。学习能力强，特别能吃苦，特别肯钻研，专业技能全面，沟通能力很强。

当年听说他离开ZTE，我惊讶不已，力邀他加盟我所在的公司，未遂。华良兄对自己的发展方向很明确。

这篇文章本身讨论的问题是一个极其典型的问题。值得每一位硬件工程师阅读一下。

【摘要】

在信号完整性测试中，由于探测点受限引入的传输线延迟，及芯片的寄生参数，会导致测试波形在边沿上有台阶或回沟。这种因测试引入的这种差异叫做测试着色，测试着色引入的信号质量问题一般不用解决，但如何分辨测试着色是一个难题。

LeCroy公司高级信号完整性分析软件包Eye Doctor II提供的VP@RCVR（接收端虚拟探测）功能可以非常方便地利用大家所熟悉的端接模型对这种测试难题进行分析，能够简单快速的分辨测试着色问题，提高硬件调试效率。

, o" v5 k6 L7 S% d& C; F测试着色案例

如下波形可以看到该时钟信号边沿出现回沟，这种现象随着信号速率变高而越来越普遍，如何分析这种现象？我们可以通过仿真驱动芯片模型和电路拓扑，检查PCB中参考平面的完整性、信号走线的间距来排除设计问题。如何进一步验证分析是否是测试着色引入的？是否真正满足芯片的指标要求？

下面以该问题作为案例介绍分析过程。

8 m8 H# C8 J$ y) t2 ^7 q4 W  X

图1 时钟信号边沿回沟

反射的基本原理分析

单端的时钟信号以及边缘敏感信号，常用源端串阻来吸收反射。这种拓扑设计理想状况下，源端反射系数为0，负载端的反射系数为1。

图2 单端信号源端匹配电路

注：图2中V4为信号驱动源，上升时间为t_rise；

T1为测试点到芯片die的传输线，延迟为TD；

L1为芯片的封装引线的寄生电感；

R_load为芯片的负载；

C_die为芯片负载的寄生电容；

V_pkg为在测试点上所获得的波形，V_die为芯片die上的波形，也是真正芯片收到的波形。

# b* R/ N8 i, ]5 y2 r, ~' H4 M- O驱动信号的快慢t_rise对V_pkg和V_die的影响

根据传输线的反射原理，当信号上升时间大于两倍传输线延迟时，则在信号跃迁完成之前，信号探测点处会先完成发射叠加。因此当上升时间小于两倍的传输线时延（TD）时，上升时间将对波形产生严重的影响。

假设在负载为纯电阻的电路中，L_pkg和C_die都等于0，TD=25pS； 扫描t_rise分别为10pS、30pS、50pS和100pS
结论：在负载为纯电阻的电路中： 1、  当t_rise>=2TD时，V_pkg和V_die波形无台阶，其中V_pkg的边沿上升时间为两倍的t_rise； 2、    当t_rise<2TD时，V_die波形与信号源波形一致，而V_pkg波形在1/2幅度处有平台，且V_pkg的上升沿从0V到平台结束的时间为2*TD，平台时间长度为2*TD-t_rise。
1 i; }. F# ]0 p5 Q

; H& o0 i; M. i: L, N

图3 驱动信号的快慢对信号的影响

C_die的大小对V_pkg和V_die的影响：

而在实际系统中，几乎没有负载为纯电阻的情况，比如：CMOS门电路的输入大多是呈容性的，而封装的焊接线和框架则是感性的。当传输线端接为容性负载时，驱动器和负载处的波形将与典型的传输线相应波形完全不同。本质上，电容是一种与时间有关的负载，当信号刚到达电容时，电容可看作短路负载，对应的反射系数为-1；电容充满电后，可看作开路负载，对应的反射系数为1。

考虑负载容性影响，不考虑封装感性影响，L_pkg=0，t_rise=30pS，TD=25pS； 扫描C_die分别为1pF、2pF、5pF和10pF：
结论：不考虑封装感性影响下，满足t_rise<2TD时： 1、  V_pkg边沿的平台出现在信号1/2幅度处，且其V_pkg的上升沿从0V到平台结束的时间为2*TD，平台时间长度为2*TD-t_rise； 2、  回沟由容性负载引起（由于充电瞬间阻抗突变导致），容值越大，回沟的谷点幅度越低； 3、  回沟的下降沿时间为t_rise时间；
考虑负载容性影响，不考虑封装感性影响，L_pkg=0，t_rise=100pS，TD=25pS， 扫描C_die分别为1pF、2pF、5pF和10pF：
结论：不考虑封装感性影响下，满足t_rise>=2TD时： 1、                V_pkg边沿上的明显平台消失，信号边沿起始点（0V）到回沟的峰值点时间为t_rise； 2、                容值越小回沟越不明显，对应的回沟峰值点也越高；当容值小到一定程度时，回沟基本消失； 3、                回沟谷点以后的上升沿时间与容值相关，容值越大，时间越长；
B8 \% u( e# J

/ r- p0 ]' X7 _7 G$ J& X7 m3 c

图4 die电容对信号的影响

L_pkg的大小对V_pkg和V_die的影响：

当传输线上的电气通路中出现串联电感时，该电感同样是与时间有关的负载。当电路中刚加上一个阶跃电压时，电感几乎没有电流流过，这会反射系数为1。电感的大小决定反射系数1能保持多长时间，如果电感足够大，信号幅度将会倍增。此后电感释放能量，其放电速度取决于LR电路的时间常数t=L/Z0(Z0为传输线阻抗)。

4 A: F- q4 A) v" G7 U

同时考虑容性负载和封装电感的影响，C_die=5pF，t_rise=100pS，TD=25pS； 扫描L_pkg分别为1nH、2nH、5nH和10nH：
在满足t_rise>=2TD时： 1、    电感值的大小会改变回沟发生的位置，电感量越大，回沟的峰值点越高，产生的回沟也越大（从峰值到谷点的幅度越大）； 2、                           随着电感量的增大，die上波形的过冲增大；
同时考虑容性负载和封装电感的影响，C_die=5pF，t_rise=30pS，TD=25pS； 扫描L_pkg分别为1nF、2nF、5nF和10nF：
在满足t_rise<2TD时： 1、    在V_pkg的边沿1/2幅度处，有明显的平台，且其V_pkg的上升沿从0V到平台结束的时间为2*TD，平台时间长度为2*TD-t_rise； 2、    由于电感的作用，会将电容引起的回沟的峰值点抬高，电感量越大，峰值点越高，且回沟后的上升沿越缓。
	) U6 `6 h( j& _+ `9 v5 W

1 E5 l: a7 {9 H6 D

图5封装电感对信号的影响

实践情况对反射进行补偿的工具

在实际测试中遇到此类问题，需要对反射进行补偿，我们可以使用去嵌/仿真工具，但是这些工具通常都需要DUT的S参数。LeCroy公司高级信号完整性分析软件包Eye Doctor II提供的VP@RCVR（接收端虚拟探测）功能可以非常方便地利用大家所熟悉的端接模型对这种反射进行补偿。

7 c! ]: z5 v2 ~; F% @* B

图6 LeCroy示波器的仿真端接电路模型及参数设置

' o9 Q% }0 u9 c% O

该软件有两个模式：“simulation”和“termination”。在“termination”模式下仿真端接点的信号波形以补偿基于不理想的接收端接电路带来的反射。“simulation”模式可用于验证“termination”模式的仿真效果。

基于LeCroy示波器的信号仿真工具JitterSim

为了配置端接模型并进行仿真验证，LeCroy的高级串行分析软件包SDA II提供的JitterSim工具可以非常方便地仿真发射机信号。在本例中，JitterSim产生一个41.2MHz的时钟信号，上升时间为500pS，由图7中F1(Z1)所示：

图7  信号仿真工具的JitterSim

验证端接模型：

为了验证补偿的端接模型，我们可以使用VP@rcvr的“Simulation”模式和JitterSim产生的理想的发射端信号。在这个应用中，F2被设置为VP@rcvr中图7所示的“Simulated”模式。

信号为源端端接匹配电路，其负载电阻为5 Mohm的系统（负载电阻的阻值可以从芯片的IBIS模型中获取），Td设置为300ps, F2波形是基于端接模型的探测点的仿真结果波形。如果 F2 和实际测量到的信号形状非常一致，表示端接模型适合于补偿实际的端接。在本例中，利用电容 C=5pF、电感L=1nH，F2 和图 8 中的 M1（Z3）波形非常一致（M1为实际测量的信号波形）。

8 x- C- s( C) J, E: t# H

图8 信号仿真工具的仿真模型

9 ^; a: A9 Y7 H补偿反射

现在，端接模型可以用于VP@rcvr中的“Termination”模式的反射补偿了。将 F2 的源由F1改为  M1。将VP@rcvr的“Simulation”模式改为“Termination”。

图9 信号仿真工具的验证模型

此时，F2 表示的就是虚拟探测的端接点的信号，即在芯片die上的波形，见图9右下角波形。从波形上看回勾已消失，信号幅度、频率、占空比和边沿上升下降时间均满足芯片的指标要求，我们可以认为图1所示波形的回沟是由于测试着色引入的，经虚拟探测得到的芯片die上波形满足芯片指标要求，因此不需要修改设计。

结论

VP@rcvr, Virtual Probe @ Receiver 是LeCroy高级信号完整性分析软件包 Eye Doctor II 中的一种数学运算功能，能够补偿因为探测点不合理及芯片寄生参数造成的反射问题。在分析解决测试着色问题时可以发挥很大作用。

参考资料

《高速数字系统设计》  霍华德·约翰逊 2004年5月出版