allegro铜皮导致的短路

dzyhym@126.com

客户反馈板有个地方作短路了。一看原来是铜皮没有被genesis正确导入导致短路，可惜只有gerber，没有pcb，不知道pcb是如何铺的铜皮导致这个问题的产生。
有没有谁碰到过？allegro比较少出现这个问题，好像update drc会检查铜皮错误。
& P) P6 @# L8 z; `& Z6 d$ v( Z' b
, u* r7 Q% ~3 e: y4 [
正确的文件应该如下：
: {/ Y2 Y. R6 K3 g  T" g
( l( c! Q! g. R$ T- b! o+ C

5718366

用allegro5年，还真没出现过这种问题，正如你所说，铺好铜后，要是有短路或间距小于设计规则会报错。
; g! v( t$ w6 D& m这个可能是因为走线的时候变换了宽度，造成的一个尖角短路

dzyhym@126.com

5718366 发表于 2015-10-26 17:33
) h* U$ g+ H' v( n- Q用allegro5年，还真没出现过这种问题，正如你所说，铺好铜后，要是有短路或间距小于设计规则会报错。
这个 ...

不是线宽变化引起的 是铜皮引起的 因为调入光绘时提示有自交叉铜皮 线宽不会引起这个问题
, B9 n4 |" L7 `+ `) V
' P1 @8 R" F% b* k3 b, A( ?. |7 V

dzyhym@126.com

今天又一个这样的问题板  大家一定update drc呀

, Z) u9 K7 @. V8 X( |
  `1 Q  F% ]4 `. a, m, Q& Y
9 ^5 s" c2 c" k

65770096

感觉是规则设置的问题，感觉像测试点什么的，shape to test point？

dzyhym@126.com

65770096 发表于 2015-10-30 15:07
5 P: y6 x: _8 X0 I7 m; d7 P感觉是规则设置的问题，感觉像测试点什么的，shape to test point？

不是测试点
5 W% s( T% S9 c! `

wwwwwwwwwqq

我觉得update drc是一个， 还有好像没有update to smooth,update to smooth后应该不会这样子

ann_wz

pads画的板子还是有可能的，allegro应该不太可能

denniszeng

什么软件都有可能，只是DRC没做好

dzyhym@126.com

ann_wz 发表于 2015-11-7 08:40
" U6 Z/ ~6 v, m& o3 P3 Lpads画的板子还是有可能的，allegro应该不太可能

百分百allegro 因为光绘文件的后缀是.art