MOS管里面的保护二极管和普通的肖特基二极管有什么区别？

a2418089

我用MOS管里面的保护二极管反向过一个电池电压，为什么降的电压几乎没有，而用肖特基二极管不管电流多大都会有0.3V左右压降？请各位高手指教一下。谢谢

超級狗

# {* ]3 x- |9 Z3 A0 K  B3 _% U  [( YBGATE Pin Description
External Discharge MOSFET Gate Connection – BGATE drives an external P-Channel MOSFET to provide a very low-resistance discharge path. Connect BGATE to the gate of the external MOSFET. BGATE is low during high impedance mode and when no input is connected.


- g" w- Z0 ?$ n
' \! U7 w0 p: y/ W3 u

fallen

"我用MOS管里面的保护二极管反向过一个电池电压"这个能具体点么，有点看不懂，如果有图的话，那就更好了。
1 k& d" C, @, @6 [9 i

超級狗

/ N% D- Y$ \! @- G' g  W1 z

• MOS 管中的體二極管（Body Diode），芯片資料中若沒有特別註明，就是一般的二極管（課本常說順向會有 0.7V 壓降那種）。
• 體二極管（Body Diode）必須在 MOS 管關閉（Off）狀態下，才量得到它的壓降（V_F）。
• 正因為 MOS 的體二極管（Body Diode）通常壓降較大、且反應較慢，所以市面上有販售一種 MOS 管加肖特基二極管（Schottky Diode）的特殊封裝，請參見附圖！
  , j4 U. s% L1 t' M# I% l& {4 T8 d/ `

jacky_shen

多谢分享

a2418089

超級狗 发表于 2015-9-21 16:10MOS 管中的體二極管（Body Diode），芯片資料中若沒有特別註明，就是一般的二極管（課本常說順向會有  ...

谢谢版主了，我刚才测试了一下，在PMOS管栅极接高电平的时候，测Vds为0.6V左右，在PMOS管不接高电平的时候Vds为0V。我这边需电池电压过一个二极管但是不降压，在PMOS管栅极悬空时，用PMOS管的体二极管可以吗？

a2418089

a2418089 发表于 2015-9-23 16:49
谢谢版主了，我刚才测试了一下，在PMOS管栅极接高电平的时候，测Vds为0.6V左右，在PMOS管不接高电平的时 ...

这是原理图
' x: I) i9 T, D/ \, {6 O

超級狗

* G1 B% R7 C+ n+ p  A$ {6 Y6 z, F
批莫死（PMOS）閘極（Gate）懸空（Floating）一般為低電平，莫死（MOS）管是導通的狀態。
: @% K0 r8 h' @: L. c  f' i
輸入管腳電路設計上都不建議懸空（Floating），因為容易受到雜訊干擾，而產生錯誤的狀態，上拉或下拉電阻是必需的。

凡是二極管都會有壓降，不管是哪種二極管；即便是莫死（MOS）導通，也會有導通電阻（R_DS(ON) ）這回事。有人並聯一個肖特基二極管（Schottky Diode），以減少體二極管（Body Diode）的影響，這是最簡單的作法。
# ^/ v  U# B2 y. Y7 \
看過踢哀（TI）某些充電芯片的作法，是用兩個批莫死（PMOS）管，分別管制兩個方向的電流。但成本會較高，電路也會稍微複雜些。
' V! a. U/ K, d3 Z6 Q

超級狗

前爛公司某個爛機種，並聯肖特基二極管（Schottky Diode）的作法！
0 V5 P8 }; a" V/ h# A# m

lfc1203

超級狗 发表于 2015-9-23 17:26
批莫死（PMOS）閘極（Gate）懸空（Floating）一般為低電平，莫死（MOS）管是導通的狀態。
, N$ f6 G  S# F* }
輸入管腳電路 ...

上拉电阻一般选择多少，电阻太大时用示波器测量发现上升时间变长，

a2418089

超級狗 发表于 2015-9-23 17:26
批莫死（PMOS）閘極（Gate）懸空（Floating）一般為低電平，莫死（MOS）管是導通的狀態。
1 X! S. z; X0 P1 G) ~6 w* v
! Y0 R. @4 m" H7 ?輸入管腳電路 ...

1 o2 G3 P) _; y栅极悬空是存在杂波容易干扰的问题，再次感谢版主的解惑了。
' j, T, g' |7 t' y3 l6 U

超級狗

lfc1203 发表于 2015-9-23 17:44
上拉电阻一般选择多少，电阻太大时用示波器测量发现上升时间变长，

因為小弟大部分的應用是沒電時要導通，所以 PMOS + Pull-Down 的設計較多。

樓主講的問題沒有完整電路也不好判斷，MOS 管三個管腳間本來就會有寄生電容，您的問題是否純粹是寄生電容引起的，還要仔細分析才能確認。

% z# P5 V- A& r* b但好奇的是，這樣的經驗曾經引起什麼樣的問題？
, h% ^: Y) Y9 k
6 x& o9 X+ J+ A6 E8 E. _+ X

cedzbj

超级狗真的是个硬件神仙