在做PI仿真时，怎么根据频率选取电容个数和大小啊？

红孩儿

在做PI仿真时，假如我的某个电源平面在150Mhz时存在谐振，我怎么根据谐振频率去算电容值的个数和大小啊？
( p8 _, l3 \6 k( u6 A* `2 ]% g! ]
求大侠客帮忙解答？？

cousins

红孩儿 发表于 2015-3-9 13:17
1 T  E* U& f9 `( |4 Q  b5 j  g版主，excel怎么算啊？简单点的办法估算就可以了。

/ I3 ]- a. j( u4 o2 r1.via的估算
- {: p; t  g0 }* i  p/ ^Lvia / BGA pairs
Lvia = 0.032*Length/ （pi*Log(2 * B / OD)）
$ Q7 |8 ^6 {8 e' O! t( l4 p: PB为电源孔与地孔的中心距
OD为钻孔外径
Length为过孔长度
pi为3.14

2.扇出线的L估算为0.02nH
( g9 C) E- W7 E& T! I
3.电容的esl依照封装对应估算为
0201  0.2nH
: G: U0 z# V# }0402 0.3nH
3 S! j5 U5 ]: J% |4 _( O0603 0.4nH
/ e3 I3 |. K* S) h/ Z" y. Q0805  0.6nH
1206  1nH
电解电容 1nH以上

3 H, {' @4 ]/ u1 U6 N/ `  [
接下来就是估算整个电容对应的阻抗
环路的loop inductance为  扇出L+BGA的过孔L+电容焊盘L+电容过孔L+电容自身寄生L
若电容的过孔和bga的扇出过孔是同一个过孔则只需算一个过孔L对就可以。
! [0 F4 d# Y9 r6 ~$ S7 l0 K5 R$ n然后阻抗就是r+j*omega*L+(1/j*omega*c)的估算桥段，可以看出C越大阻抗越小，然而C越大目前的工艺来讲L也会越大，同时，还会有电容直流耐压的可靠性设计要求，因此你要在其中选择一个均衡值，满足避开谐振的要求，同时又要满足直流耐压需求，另外还有一个成本的控制。当然电容并联使得esl减小是个不错的办法，但是要注意实际情况下，0402可靠的并联是6颗，更多的数量并联对esl的减小不再是明显的线性减小。
) H$ u2 \" T3 T$ f2 v7 Y
至于r，在1GHz以下环路的电阻相对于L的感抗很小，主要的电阻来源于VRM的esr，只关心1MHz以上的话，可以忽略，你一定要算，就算入环路走线带趋肤效应的esr+过孔的esr就好，个人觉得，估算没必要那么较真。除非你想自己编写前仿真函数库。
! m) h& |1 R# T6 O/ V! u3 B1 v: i

shark4685

你发在这个版块里面应该是问的电源完整性问题，不是EMI的问题。
确认下你的150Mhz的噪声是是否是因为PKG或者是die引起的，是否能通过PCB
的decap来解决，如果是，就要用pi的问题来解决啦，可以在论坛里搜搜PI的论文先学习学习。

shark4685

shark4685 发表于 2015-3-9 11:17
你发在这个版块里面应该是问的电源完整性问题，不是EMI的问题。
确认下你的150Mhz的噪声是是否是因为PKG或 ...

不过芯片的频率较高，你这个150M应该是PCB上的问题。

Xuxingfu

楼上回答很专业～主要看电容的自谐振频率。

红孩儿

我主要是想要消除150M以内的自谐振噪声！想加几个电容解决问题。也可能是EMI的问题。

willyeing

首先要确认EMI的是谁引起，不要盲目去做事情，很多会是无用功。

cousins

看目标阻抗理论。自己估算。

cousins

也可以自己编写函数，excel是个好东西。

菩提老树

如果是仿真，那么就没有那么费事，直接在相应的位置加decap电容，多试一试就好，自己计算很费事

红孩儿

cousins 发表于 2015-3-9 12:04
也可以自己编写函数，excel是个好东西。

版主，excel怎么算啊？简单点的办法估算就可以了。

yuju

可以试试 在软件里找找相近的谐振频率电容放置在相应位置

cousins

补充一下：via pair的单位是基于英制的mil

alice1990

解决问题首先得分析原因，电子产品关联因素多。

红孩儿

cousins 发表于 2015-3-9 13:53
* e2 ]1 |# ~9 d! J2 A; o2 f1.via的估算
+ b8 ?2 M8 O3 X6 c" b4 LLvia / BGA pairs
Lvia = 0.032*Length/ （pi*Log(2 * B / OD)）

多谢consin版主，我先慢慢消化理解下。