一个已经layout完成的板子，重新导入网表报错，求大侠指点。

jxq0520

RIPUP_ETCH FALSE;
: @' I3 R2 e2 {5 A$ Z/ URIPUP_SYMBOLS ALWAYS;
Missing symbol has error FALSE;
SCHEMATIC_DIRECTORY 'E:/work/PC5000214AV1.0/ELM/allegro';
6 I$ F3 v! l6 ?/ r* a4 gBOARD_DIRECTORY '';
& K8 @0 Q( l2 H( _, ?3 \  BOLD_BOARD_NAME 'E:/work/PC5000214AV1.0/pcb/PC5000214AV1.0.brd';
NEW_BOARD_NAME 'E:/work/PC5000214AV1.0/pcb/PC5000214AV1.0.brd';

CmdLine: netrev -$ -i E:/work/PC5000214AV1.0/ELM/allegro -y 1 -z E:/work/PC5000214AV1.0/pcb/#Taaaaaa02404.tmp
; Z( L- m% j0 Q0 E7 X. X$ M- Q
$ @0 n2 S% w" O) o------ Preparing to read pst files ------
4 M- u# i6 ]) Y( s
Starting to read E:/work/PC5000214AV1.0/ELM/allegro/pstchip.dat
8 g% D& n8 K4 t# t   Finished reading E:/work/PC5000214AV1.0/ELM/allegro/pstchip.dat (00:00:00.05)
Starting to read E:/work/PC5000214AV1.0/ELM/allegro/pstxprt.dat
; i. y% x3 l: V  ~' E& \7 K   Finished reading E:/work/PC5000214AV1.0/ELM/allegro/pstxprt.dat (00:00:00.00)
1 w, y% j) |' q& N8 zStarting to read E:/work/PC5000214AV1.0/ELM/allegro/pstxnet.dat
3 X. B# k2 c- m( W. J0 g   Finished reading E:/work/PC5000214AV1.0/ELM/allegro/pstxnet.dat (00:00:00.00)

/ r+ X& U) u5 G" D, x------ Oversights/Warnings/Errors ------
( q9 N" [4 d2 i# V! e
6 I/ F& I0 Q* ^
+ D# t# L: p8 q3 y7 R; D; w: t' s------ Library Paths ------
MODULEPATH =  .
           d:/Cadence/SPB_16.3/share/local/pcb/modules

PSMPATH =  E:\Library_spx\Symebols\
) e8 y" C& B- m6 P
/ I4 a" U; `3 R2 A& `. p0 xPADPATH =  E:\Library_spx\PAD\

' W7 L, T* D4 v" p  i, S
% V. q7 ^7 P9 G" _& W9 T) |#1   Run stopped because errors were detected
5 o2 v! s+ G3 H& y2 n* m
netrev run on Oct 31 10:07:33 2014
   DESIGN NAME : 'ELM0000203V1'
   PACKAGING ON Nov 17 2009 03:09:43
1 u) s5 r/ I5 [9 O
; Z5 x0 E" U2 J! h" U   COMPILE 'logic'
; w# N# W  R# a. y   CHECK_PIN_NAMES OFF
   CROSS_REFERENCE OFF
   FEEDBACK OFF
   INCREMENTAL OFF
   INTERFACE_TYPE PHYSICAL
" G/ {9 y: h# @" h% j) g8 ?/ D   MAX_ERRORS 500
   MERGE_MINIMUM 5
( I9 }. E$ j3 U, ?. v7 O7 h) s   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
( Y/ R# s: H# m, i  o! o$ v$ c: F   NET_NAME_LENGTH 24
   OVERSIGHTS ON
   REPLACE_CHECK OFF
   SINGLE_NODE_NETS ON
   SPLIT_MINIMUM 0
. K8 H/ ~& d: \9 M+ Y   SUPPRESS   20
6 Q2 \; N4 [' F! t  g   WARNINGS ON
! F: T5 U# B  o9 @
* O) C/ I# P$ f) K, U! F  1 errors detected
5 l' v' M9 t" ?+ L1 W/ c No oversight detected
No warning detected

' \$ Y: i" O( v3 M2 U4 q/ x( q4 g

jxq0520

没人遇到过这样的错误吗?

bin6405404

你是不是准备修改封装 。那就要把那个封装先删除掉，不然导不进去（这是画完的），可能原因就是这样我也遇到过。

jxq0520

bin6405404 发表于 2014-10-31 17:59
你是不是准备修改封装 。那就要把那个封装先删除掉，不然导不进去（这是画完的），可能原因就是这样我也遇 ...

6 `2 k$ t- N3 G( y) p( q/ U) v; I不是修改封装，是原来板子上有几个器件是板子画好后手动放上去的，位号丝印是R*，我想重新导网表更新，总是导不进去。哪位高人有没有方法可以直接将R*修改为R23之类的