有经验的分享DDR这样的叠层走线可以跑多高的速率是安全的？

zhangjunxuan21

附件为6层DDR方案，有经验的分享这样的叠层走线可以跑多高的速率是安全的？
- f0 ?# P0 X  X/ ?1 f, r  \TOP  GND SIG1 SIG2 VCC BOT
TOP参考GND  SIG1参考GND SIG2参考VCC BOT参考VCC
# p0 ?% W! @9 y# @/ f问题1：SIG1 SIG2临层 虽然可以用加厚介质隔开，高密度走线难免会有一些个别的相邻层平行走线，多高的速率下会互相干扰
问题2：SIG2参考VCC BOT参考VCC   难免会出现数据线参考VCC这个情况，多高的速率下会干扰（因为DDR3的布局布线建议数据线参考GND）
  

荒村战士

期待高手解答，学习学习。留个足迹，方便后续学习。

lqmcu

刚学习信号完整性，不是太懂，高手快来帮忙解答下吧

chinest2010

我只看过一些信号完整性和电源完整性的理论，你这个板子的3、4层的叠层设计会不会出现信号完整性和电源完整性的问题哟？