关于XC6VLX130T-1FFG1156原理图符号的问题

wtaixing

各位朋友，我在设计中用到XC6VLX130T-1FFG1156这款FPGA芯片，需要画电路原理图，那这款FPGA的原理图符号需要自己画吗？官网或是论坛上可不可以下到芯片原理图符号呢？我用的是Altium Designer 13.0，我之前自己画过管脚数少的，只是这个管脚太多，浪费这么多时间没必要，特来咨询一下。请有经验的朋友给予帮助。

wtaixing

zgq800712 发表于 2014-3-1 13:41
  I% O9 I3 ^9 l/ o2 Z5 [- f. g' K把那个做成excel表格 然后AD 可以smart grid 导入，不用自己一个添加，容易出错、。

多谢提示，原来有这种方法，受教了。

zgq800712

wtaixing 发表于 2014-3-1 09:35
, `/ X# h* o) u4 G! u谢谢，我也看到了这个文件。只不过我想下载的是封装好的原理图符号，可以直接用来画原理图的。看来还是自 ...

! e3 ?- X$ u- ~3 J5 i把那个做成excel表格 然后AD 可以smart grid 导入，不用自己一个添加，容易出错、。
& {# r" }* j/ v

. _* W6 _% c) _$ a' U: l
4 f! r: [0 s  ]. ]                dsPIC33EP32MC204                               
Object Kind        Pin Designator        Name        Electrical Type        X1        Y1        length
7 J. F. b8 O- ]6 K( bPIN        1        TMS/ASDA1/RP41/RB9        Passive        30        0        30
PIN        2        RP54/RC6        Passive        30        -10        30
: j: c/ |. `5 G/ S4 LPIN        3        RP55/RC7        Passive        30        -20        30
6 \( u/ D8 ]& T) s) w0 E+ VPIN        4        RP56/RC8        Passive        30        -30        30
+ ]# z& \1 J1 e9 n! G' M# B( J% ]* dPIN        5        RP57/RC9        Passive        30        -40        30
5 }1 K, \8 S8 K4 q+ ?0 k, JPIN        6        VSS        Passive        30        -50        30
$ w9 q, h% M+ J' h6 Z  B: E2 D1 wPIN        7        VCAP        Passive        30        -60        30
PIN        8        RP42/PWM3H/RB10        Passive        30        -70        30
, c0 [4 J/ f$ c: N1 r+ j& e" ZPIN        9        RP43/PWM3L/RB11        Passive        30        -80        30
PIN        10        RPI44/PWM2H/RB12        Passive        30        -90        30
0 b: S6 }0 M1 K( J2 X6 [3 MPIN        11        RPI45/PWM2L/CTPLS/RB13        Passive        30        -100        30
8 Y7 g  J. R" l) @PIN        12        TDO/RA10        Passive        30        -110        30
/ I: M' C# d, NPIN        13        TDI/RA7        Passive        30        -120        30
# z( _& y$ [5 h4 i% DPIN        14        RPI46/PWM1H/T3CK/RB14        Passive        30        -130        30
PIN        15        RPI47/PWM1L/T5CK/RB15        Passive        30        -140        30
PIN        16        AVSS        Passive        30        -150        30
8 Z0 e/ q# p7 U" p% GPIN        17        AVDD        Passive        30        -160        30
, S. g3 m  S' pPIN        18        M\C\L\R\        Passive        30        -170        30
PIN        19        AN0/OA2OUT/RA0        Passive        30        -180        30
! K  E& u- V+ x; i3 c& wPIN        20        AN1/C2IN1+RA1        Passive        30        -190        30
PIN        21        PGED3/VREF-/AN2/C2IN1-/S\S\1\/RPI32/CTED2/RB0        Passive        30        -200        30
' u% r% D( D2 m7 \+ q5 aPIN        22        PGEC3/VREF+/AN3/OA1OUT/RPI33/CTED1/RB1        Passive        30        -210        30
PIN        23        PGEC1/AN4/C1IN1+/RPI34/RB2        Passive        30        -220        30
( @# {9 U" g. ?' `PIN        24        PGED1/AN5/C1IN1-/RP35/RB3        Passive        30        -230        30
PIN        25        AN6/OA3OUT/C4IN1+/OCFB/RC0        Passive        30        -240        30
: n9 x% e9 d6 z% ]) K0 C0 h4 DPIN        26        AN7/C3IN1-/C4IN1-/RC1        Passive        30        -250        30
% C. Y5 K- s$ E; a6 a+ l* U6 zPIN        27        AN8/C3IN1+/U\1\R\T\S\/BCLK1/FLT3/RC2        Passive        30        -260        30
& U! u2 A. T* J6 l+ iPIN        28        VDD        Passive        30        -270        30
PIN        29        VSS        Passive        30        -280        30
  u6 p% }1 B  ]9 q8 |1 CPIN        30        OSC1/CLKI/RA2        Passive        30        -290        30
) y7 h9 Y4 f9 {+ B7 mPIN        31        OSC2/CLKO/RA3        Passive        30        -300        30
) ~1 T" Q0 t* m, d9 BPIN        32        SDA2/RPI24/RA8        Passive        30        -310        30
- {2 K" o* i7 f4 uPIN        33        FLT32/SCL2/RP36/RB4        Passive        30        -320        30
4 X/ p& }$ q1 U: ]PIN        34        CVREF2O/SDO1/RP20/T1CK/RA4        Passive        30        -330        30
* k" J  r0 O1 |$ Y( p! V; ZPIN        35        SDI1/RPI25/RA9        Passive        30        -340        30
8 G( m& C6 M. n9 K: z7 p8 ~4 W/ F2 JPIN        36        SCK1/RPI51/RC3        Passive        30        -350        30
PIN        37        SDA1/RPI52/RC4        Passive        30        -360        30
PIN        38        SCL1/RPI53/RC5        Passive        30        -370        30
: v" K8 z+ ^3 F# vPIN        39        VSS        Passive        30        -380        30
$ I" j, I9 W& A  I$ D/ E. {8 f7 zPIN        40        VDD        Passive        30        -390        30
PIN        41        PGED2/ASDA2/RP37/RB5        Passive        30        -400        30
1 |! m/ x0 T0 m( v# I) p) N+ l% B4 v+ ~PIN        42        PGEC2/ASCL2/RP38/RB6        Passive        30        -410        30
# ~) O! q4 }0 ]+ p& t, C( t9 GPIN        43        RP39/INT0/RB7        Passive        30        -420        30
PIN        44        TCK/CVREF1O/ASCL1/RP40/T4CK/RB8        Passive        30        -430        30

wtaixing

zgq800712 发表于 2014-2-28 21:21
http://www.xilinx.com/support/packagefiles/v6packages/6vlx130tff1156pkg.txt

' N2 C. S! v( v1 X4 [" J谢谢，我也看到了这个文件。只不过我想下载的是封装好的原理图符号，可以直接用来画原理图的。看来还是自己画比较好些。

zgq800712

http://www.xilinx.com/support/pa ... lx130tff1156pkg.txt