找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 3311|回复: 3
打印 上一主题 下一主题

求助-QUARTUS II版本:13.0编译程序出现的问题

[复制链接]

3

主题

41

帖子

393

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
393
跳转到指定楼层
1#
发表于 2014-2-11 14:17 | 只看该作者 回帖奖励 |正序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
QUARTUS II版本:13.0
" v  `0 Z9 \! v3 Y1 ~FPGA型号:EP2C8Q208
% j" E* n8 j8 Y6 e* E% F8 `在编译的过程中出现了如下的警告:
( W( A7 s  z: b. ?(1)Critical Warning (332012): Synopsys Design Constraints File file not found: 'exp08_demo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
& @! M3 J8 o/ }) q: ^3 I% iCritical Warning (332012): Synopsys Design Constraints File file not found: 'exp08_demo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
% `/ q6 I. T! w% n; VCritical Warning (332148): Timing requirements not met, b- P$ v# _1 {' {! S
Critical Warning (332148): Timing requirements not met5 B+ i0 y# W# l* A' Z2 O% n3 V

# D/ {) d# g7 `" R(2)Warning (306006): Found 4 output pins without output pin load capacitance assignment
. a- O8 g0 S& y/ ~" \# u3 [' G        Info (306007): Pin "Data_Out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis' q: D) ~4 }* A8 S2 y/ e* c: y& d, s2 Y
        Info (306007): Pin "Data_Out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
& D. O0 ]4 v* g  [. N+ U4 S        Info (306007): Pin "Data_Out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis. I" J" }7 R: f4 o3 R6 E
        Info (306007): Pin "Data_Out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis' I+ K& T% c0 ~% u% ~& J& _  y% f
程序是黑金开发板提供的程序:PS2解码 ,仔细检查了下,程序没有问题。
8 c) R$ C3 x) F9 t+ R! F5 f8 c1 W, ~+ H& n* p& |; Q  S% F! f2 O
求助大侠,有没有什么好的方法来解决上述两个问题。。。谢谢
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

1

主题

72

帖子

325

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
325
4#
发表于 2014-3-24 19:06 | 只看该作者
这个 E 文 说,要用 TimeQuest Timing Analyzer 去产生时序约束文件。没有这个,编译器无法工作

0

主题

2

帖子

41

积分

二级会员(20)

Rank: 2Rank: 2

积分
41
3#
发表于 2014-3-11 19:23 | 只看该作者
这时说,你的电路没有时序约束文件。在13.0和之后的版本,软件都默认要求开发者提供时序约束文件,如果没有提供,就会给出 “332012” 警告。再者,如果没有提供,软件会自动按照1GHz的要求来进行编译,时序要求当然就达不到了,就会得到“332148”警告。后面几条警告,是说输出引脚没有分配电容负载

49

主题

670

帖子

4310

积分

五级会员(50)

Rank: 5

积分
4310
2#
发表于 2014-2-20 20:22 | 只看该作者
有种东西叫衣来伸手饭来张口
硬件工程师[原理图+PCB],电驱动方面,无刷控制器,电动工具,太阳能无刷泵,锂电保护板,仅限Altium。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-24 03:34 , Processed in 0.057150 second(s), 33 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表