EDA365电子工程师网

标题: Cadence 16.5 Design Entry HDL ERROR(SPCODD-7) 错误问题 [打印本页]
作者: apple_apple2    时间: 2014-1-29 15:04
标题: Cadence 16.5 Design Entry HDL ERROR(SPCODD-7) 错误问题
, E. u+ M7 X/ J" |+ S
平台： Cadence 16.5 + Hotfix_SPB16.50.050_wint_1of1
" F8 S7 s* O; G1 `" U; M工具： Design Entry HDL
, F5 t8 f) g8 }2 e. p问题：  ERROR(SPCODD-7)
9 O# x: \( N* f6 u5 ]; `  h类似问题： http://www.cadence.com/Community/forums/p/22445/1310859.aspx( w" n2 s0 H  }" z; t% c
Cadence解决方案（但是我登陆不上去）： http://support.cadence.com/wps/mypoc/cos?uri=deeplinkmin:ViewSolution;solutionNumber=117513740 z/ D0 e- r0 d0 I: o
问题描述 ： ERROR(SPCODD-7): Following Primitive instance of size requires 2 sections for packaging.  Only 1 sections available in package of type 'CAPACITO1'.  Check the size of all pins on this primitive. 这个问题怎么解决吗？我看到Cadence Hotfix有解决的补丁，但是我升级到了050也没有解决问题。
4 L% V+ j1 H0 C2 m8 I( ~; I' S0 b诉求： 请提供ERROR(SPCODD-7) 的解决办法或者帮我登陆Cadence网站，将解决方法转贴过来，非常感谢～！3 k  E# n" r5 j3 Q8 s5 L

+ g0 b  X# a, v8 G谢谢网站的各位大侠。( E* z( t+ O# K6 O1 ]' d
作者: apple_apple2    时间: 2014-1-29 16:33
研究了很长时间，这个问题没有办法解决。采用了walk around的方法，新建了一个原理图，将原来的设计文件用group copy的方式copy进去。重新打包生成netlist.问题成功解决。
作者: Vincent.M    时间: 2014-3-30 10:27
我用的034补丁没遇到过这个问题，有时候遇到问题，我也是把原文件作为lib，copy进新工程来解决的。



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2