SI wave应用中的几个问题，请教高手

草草

我用的是SI WAVE 3，遇到的问题如下。求高手解惑，下一步计划是换新的版本试一下。

' y7 I# K  i0 P& h  k/ a$ M1.在设置port的时候，通过“add port”图标添加的时候，通过弹出的框选择了layers，positive terminal选择了目标net,negative terminal选择了参考层的GND, 在“circuit element parameters”中察看port的时候，出现“NO PIN”字样，也就是在positive/negative terminal net是有内容的，positive/negative terminal地方为空，没有像例子中那样是显示IC的pin number信息。难道我必须需要通过菜单里面的“Generate Ports”???

2.在对目标net做了compute S- Y- Z- paremeters之后，得到了touchstone file,但是目标net diff的，因此做了compute differential S- Y- Z- paremeters，问题来了，此时我怎么得到differential signal的touchstone file。我怎么区分与之前的文件的区别。

! f) g8 D/ g9 x8 j* g8 O3.由于我的.brd比较大，想通过Alink转换一个区域过来，但是没有成功。通过选择net,选择“power/Ground nets”,并设置plane extents,我已经成功转换到HFSS project.但是到SI wave的时候，当有net没有plane extents时候，ok，SI wave只有net,但当有net有plane extents时候，出来的总是整个板，而不是目标区域。
还有从.brd直接到SI wave的时候，整个板过来，我想减少计算时间，就通过“clear”命令删除其他不相干区域，还有其他的方法吗？在SI wave 中Drawing Extents的用处何在呢？
' S2 K! E7 F. k/ N" q. f5 d  ^  ]
; _# o* q. O0 l
5 T' a% z* H: j8 b. a8 P# N5 ~0 w
1 {. V" j0 |( q. `1 D3 z$ W+ ~求高手？？？？？？？

yxx19852001

项目工程文件发出来看看才能帮你搞定~

quguowei0372

草草 发表于 2014-1-15 16:42
4.还有一个问题，在做“validation check”的时候，出现DC-shorted errors.貌似很多。正在研究是什么问题。

2 g3 Z, J2 d) L1.叠层的厚度是否设置了；
2.过孔是否避让了。
8 w8 H9 I% O" J5 m3.平面是否交叠了。
8 P, o& }& y9 [6 W, b( }7 Y/ F

quguowei0372

草草 发表于 2014-8-14 14:33
7 J6 _) p& ?1 g' o5 v' b半年过去了，软件匆匆走了一遍，搁下了，现在想用，发现又要重头开始。
* z$ N/ r4 f5 |" G. [加油！

同感。边用边学习是最好的方法。

格林杨

有个问题，你放置ports的时候，怎么选择最近的地的，如果是批量添加port很难保证port的地就是返回路劲

草草

半年过去了，软件匆匆走了一遍，搁下了，现在想用，发现又要重头开始。
加油！

草草

cousins 发表于 2014-1-17 12:35
! K) H1 E' m, w; w5 M& S& d5 D4.0之前的版本不支持diff
安装5.0之后的版本  有diff pair net的功能，加入后可以显示diff

谢谢！那这样的话，我更新5.0好了。

cousins

4.0之前的版本不支持diff
5 [/ i/ D8 U' }  S安装5.0之后的版本  有diff pair net的功能，加入后可以显示diff
" R% o7 B8 A, T3 T6 {

草草

已安装SIwave4.0，
: U8 I" m! l% g5 {2 ^已经解决了第3个问题，通过tools---clip design,做切割即可。
* r/ {- q5 k% {+ i  P5 }第1个问题也通过circuit elements----generate on selected nets重新设置，先试一下。
- d# D3 M0 C5 v1 ^3 k7 R' I6 N

草草

4.还有一个问题，在做“validation check”的时候，出现DC-shorted errors.貌似很多。正在研究是什么问题。