二层板DDR3走线 两个信号线周围包着地是什么作用呢，

liaotingkang

各位好：
      图上黄色箭头指示，二层板DDR3走线 两个信号线周围包着地是什么作用呢，

peterking

1.阻抗要求  侧面的GND也可以控制impedance
2.GND为了更好的信号质量，减少COMMAND间的crosstalk

liuxy

1、很显然是阻抗控制用的
4 q7 K0 Y' s2 T$ i2、阻抗计算公式：Zo=[87/( Er +1.41)1/2]xln[5.98H/(0.8W+T)]，从公式中可以看到阻抗和ER、W、H有关。其中和ER、H成正比，和W、T成反比。
0 I) B9 k1 d( T" H: U3、在多层板中，阻抗是通过调整线框、线和参考平面之间的距离来控制单端线的阻抗的，线越细阻抗越高，平面间的间距越大，阻抗越大。但是在双面板中，由于板子厚度就是平面间距，这种情况下阻抗已经无法控制了，因为如果你要控制50欧姆阻抗的话，那么你就将需要很大的线框。
3、但是DDR3对阻抗是有要求的，怎么解决呢？那就是楼主中板子的做法，采用共面线的方式来解决，即相邻的地线是信号线的参考，离的越近阻抗越小，在满足加工线宽的同时阻抗可以控制在70欧姆到80欧姆之间。对于一些普通的消费类产品，如网络机顶盒这种价格竞争惨烈的领域。DDR3的速率在800MBPS，则即便没有控制到50欧姆仍然可以跑起来的同时又将价格杀到最低从而增加竞争力。

elggle

lxizj 发表于 2014-1-7 13:24
2 \- G3 x! m! x1.两层板不能控制阻抗。
# f+ `0 a9 b0 n3 r# D# `2.信号线走位包地是用来做信号的伴随地的，因为从你板子上看，bottom是没有完整地 ...

谁说两层板不能做阻抗控制了，呵呵，只要下面完整完全可以啊，下面不行同层旁边也可以啊

非常了得

liuxy

liuxy 发表于 2014-2-12 13:37
1、很显然是阻抗控制用的
+ L5 h) N+ @! T8 x) g8 b2、阻抗计算公式：Zo=[87/( Er +1.41)1/2]xln[5.98H/(0.8W+T)]，从公式中可以看 ...

- ]; W5 e1 J5 e3 E. a2 `另外，楼主这个板子应该是阿里的方案

jackli

阻抗是要控制的，但是很难到达控制单端50R，这样经过信号中有地面，是提高回流性能，减小回流路径，使信号能稳定工作！

Newtonfifthlaw

现在的智能电视方案像Mstar的都是这样走，人家还能跑1333M。

1150520377

目测是海思平台的3520D的芯片，我说的对不对？

xiaoyangren

多了解了点。

qiangqssong

这个13、14楼说的很清楚了！！就是做阻抗控制用的！！

maikeo

两层板做阻抗控制叫做共面阻抗

isaac2429

不会上图，见附件。

isaac2429

F:\cross\2014-01-10 10 50 07

aptx4689lx

我告诉你，两层做阻抗不再是与底面的参考层，而是与线两侧的地做。是做阻抗的。而且数字信号隔地本就减少串扰。其实原则上任意要求阻抗的线都应该两侧配地，只是现在阻抗的变化对信号的影响还在能接受的范围内。