请教个FPGA和其他芯片对接的问题

ych634227759

现在有一款视频解码芯片要接到FPGA上去，这个POWDN管脚是怎么接到FPGA上去呢？是直接接线上去？还是要接个电阻什么的？？？求大神开导！

part99

helloyoung2008 发表于 2014-1-8 22:56
3 u  R! Q4 n0 |% \给你正解：
" K9 t9 C5 e; `+ K6 [1. 需要确认两边电平是否匹配，如果相同电同，直接连上去。
2. 需要确认视频解码芯片PWRDOWN ...

赞同，板级设计的高手！

ych634227759

bluskly 发表于 2013-12-31 14:50
$ T0 r+ z  v* Q$ o4 ~1 D这个PIN是低电平有效的，你得看一下你FPGA上电以后IO口是什么电平？你FPGA起来以后，要不要把这个芯片关掉 ...

( z2 f4 S* q( N& m/ o* J: Y是这样子的，FPGA要接2块解码芯片，一块是DVI解码，一块是PAL解码。而实际工作的时候只有一路视频输入。所以，当只有DVI视频输入的时候，为了节省功耗，利用FPGA控制把PAL解码芯片POWERDOWN掉，也就是把ADV7180关掉。现在设计是这样子的，启动的时候把2块解码芯片都开启，然后根据视频输入情况再决定是否关掉。 FPGA和解码芯片的电平标准都是3.3V.这样的话，是不是可以直接把pwrdwn管脚接到FPGA上，而不需要接上拉电阻呢？另外问下确定FPGA BANK的电平标准是不是看接到FPGA上的芯片中DVDDIO的电压值？期待您的回复！

part99

ych634227759 发表于 2014-1-1 00:48
是这样子的，FPGA要接2块解码芯片，一块是DVI解码，一块是PAL解码。而实际工作的时候只有一路视频输入。 ...

你第一次做板级设计吧，是否有些紧张？
; a* F; ~/ g7 i, ]5 W1 U& l1. FPGA可以直接接AD1780， 不过我一般加个0-50欧姆的电阻，主要是防止以后软件要修改，至少可以飞线；不需要上拉，不过如果刚启动的时候需要关闭，应该做下拉。
2. FPGA的IO是有DVDDIO电压决定，不过不同的bank可以配置不同的电压，你需要看清楚是否是所在的bank。如果所有的IO电源都接3.3v，那就不用看了。
+ o* A7 w( N8 ?/ c7 D等你板子做出来，调试过一次，就不用怕了。

helloyoung2008

ych634227759 发表于 2014-1-9 15:37
& _8 g* ]3 P# e8 a( N5 u0 Z不错，多谢！这个pwrdwn是低电平有效，且无内部上拉。FPGA和解码芯片都是LVCMOS3.3V，所以电平是一样的。 ...

( Y" E  m1 ^" n& G7 B" n
是的。

ych634227759

helloyoung2008 发表于 2014-1-9 11:56
* ^5 f. }& Y  }, Q) _给你正解：
# z9 l$ H+ A" w' t' V7 A/ n1. 需要确认两边电平是否匹配，如果相同电同，直接连上去。
2. 需要确认视频解码芯片PWRDOWN ...

不错，多谢！这个pwrdwn是低电平有效，且无内部上拉。FPGA和解码芯片都是LVCMOS3.3V，所以电平是一样的。FPGA上电的时候管脚处于三态，所以可以将解码芯片用4.7KΩ上拉，让它在上电时处于工作状态，接着再由FPGA来控制是否休眠，也就是给予PWRDWN管脚低电平。是吧？？

helloyoung2008

给你正解：
* b9 _5 w) G& |" W% V( q1 B( Q0 R1. 需要确认两边电平是否匹配，如果相同电同，直接连上去。
2. 需要确认视频解码芯片PWRDOWN管脚内部是否有下拉电阻，如果没有，外部必需要加一个下拉电阻，用于刚上电时给PWRDOWN电平状态。因为FPGA管脚刚上电时是三态的！直到FPGA 从Flash里面加载mcs文件并运行，这个管脚才有电平状态！

ych634227759

seawolf1939 发表于 2014-1-7 23:15
$ |/ ~9 ], X, m& m+ z/ w上拉一下吧，我记得以前玩SPARTAN3的时候上电初始化配置的时候管脚是3态的

, `: O4 F4 y4 D2 h+ u8 q5 c: y; E好的，那我把PWRDWN管脚上拉，同时PWRDWN和FPGA的I/O管脚连接。

seawolf1939

ych634227759 发表于 2014-1-1 13:48
/ A$ W' `; m+ y% W. [- R$ I是这样子的，FPGA要接2块解码芯片，一块是DVI解码，一块是PAL解码。而实际工作的时候只有一路视频输入。 ...

3 R% ^) @* ^# k% v上拉一下吧，我记得以前玩SPARTAN3的时候上电初始化配置的时候管脚是3态的

dai20015

上啦3.3吧

meng219902

不太懂。。。

ych634227759

tsw446507564 发表于 2014-1-2 09:02
/ Q3 d3 S' w3 T: a' Ddatasheet呢？

* E, W% r/ O! Y! N1 U( Vdatasheet上传了啊，你看看帖子最下面隐藏的部分呢。谢啦！

part99

ych634227759 发表于 2014-1-1 19:43
' B  `( Q8 P6 h9 A( c嗯哪，第一次做，生怕出问题，关键是制版费+元器件费用一共好几万呢！

, L9 L  G; x: p. u5 \- C怕的应该是老板。。。

tsw446507564

tsw446507564 发表于 2013-12-31 09:18
+ i  M0 ]( @. Y6 z- @* w6 m! b" q接个上拉或者是下拉吧，具体的要根据这个引脚的要求了。上传个芯片手册看一下呗

! j6 R3 u2 Z8 t/ w* p% r& Vdatasheet呢？

ych634227759

part99 发表于 2014-1-2 07:02
你第一次做板级设计吧，是否有些紧张？
1. FPGA可以直接接AD1780， 不过我一般加个0-50欧姆的电阻 ...

& v/ J/ P( R' w: M; T) u6 a+ ~- c. n嗯哪，第一次做，生怕出问题，关键是制版费+元器件费用一共好几万呢！