|
本帖最后由 李明宗伟 于 2013-12-30 08:55 编辑 2 v- J; z ^6 O
# Z, m8 T6 m" x; Q0 b' a
; F* f! `* Z9 `4 a: `: I d# j所谓回路自感,就是平面层回路的等效串联电感。
7 P+ Z7 @$ H4 T8 M! y( ]( `; L! S: f( g" l
地平面和电源平面就是为了提供低电感的回路。这个低电感回路是提供给谁用的?当然就是电容元件,而不是你认为的层间等效电容。# {/ z0 y8 r" V& u+ @9 m$ U
+ |0 o9 D! z4 W) J }
“请问什么电容的等效串联电感能比PCB层间电容的等效串联电感小”,回答这个问题前,先明确几个概念。/ _/ `. Q; t0 S4 Z& @' G
9 U" T" E" r3 r电感和电容是独立分量,电容决定容抗,电感决定感抗;电容再怎么牛叉,它也只能决定电容值和容抗,不要以为是电容使得回路电感小;也不能说电容的优点是低电感,因为电容本身是没有电感分量的,应该说是低的等效串联电感。. ^, M( G$ L4 V# [6 @! O- p w) S! H/ K
低电感路径和层间耦合电容都是平面层回路的组成部分,但它们是独立的,不要以为层间耦合电容是包含低电感路径,并以此认为是层间耦合电容提供低电感路径。- w: g7 p* F* m
9 t! I/ u% Y1 i: ]. ? k# \6 n! p平面层提供的低电感路径是给所有电容共用的,而不是层间等效电容独占的。
5 {& V" p' v* V0 v2 N( d& H6 ?
- L0 T# Z9 v/ R* }4 l而且,低电感只是一个方面,它并不意味着低阻抗;我们最终需要的是低阻抗。
7 [& D( ^3 m4 M" q
3 O- m7 b( Y) n. X. a. t阻抗=感抗+容抗=L+1/C。(忽略电阻部分)
0 a- ~3 u: j8 U& |0 O# S
4 l; S( l6 c" F2 T对于层间等效电容,阻抗=平面层感抗+1/层间等效电容
& N9 }, S0 y8 \- r9 ]对于电容元件,阻抗=平面层感抗+元件自身感抗+1/元件电容
z" Q! |4 e, A% J% n. j L3 s! N, A3 R; V
对比看出:
4 f4 S. x! g" |2 j感抗部分,层间等效电容和电容元件的感抗大致在一个数量级上。/ P/ u( U3 r; r7 p7 D
容抗部分,元件电容比层间等效电容至少大4个数量级。 J `4 t: K, Y- s9 w6 D) D, e2 C9 d
% f3 S/ \% {6 }1 t- J
那你说,层间等效电容和电容元件,谁能提供更低的阻抗,更能滤除高频噪声?) f3 c, ]% {" r/ N
0 k* ]! t8 N) K" S% @1 x
" t% |; d1 {; k1 Z5 ^' u
# o* p8 W9 c! Z0 f) L) U' W. { G9 i+ d0 |4 s
|
|