问两个问题，谁能解答？

daisy_ldh · 发表于 2013-10-11 09:29

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

1.有些参考图中的DDR走线会有延时长度，并且做等长时是算在内的，关于这个延时长度，谁能给解释解释？在碰到有延时长度时，该不该计算在内？
2.导出PCB的封装库时，能否单独导出某个器件的库，而不是整板的库？

lcy · 发表于 2013-10-11 09:52

针对第二个问题；是可以的，要SKILL你在skill那个分组里面去找找。

daisy_ldh · 发表于 2013-10-11 10:12

eda365的这个啊，好的，谢谢了，刚装的skill，正好可以研究下。

qcj584520 · 发表于 2013-10-16 10:32

你所说的延时长度应该是芯片内部走线长度！！！

procomm1722 · 发表于 2013-10-16 21:59

第一個問題要看規格書 , 如果電器規格是採用 die to die 來看訊號時間 , 那就必須把 pin delay 加進去
如果是比較不重要或是 pin to pin 的規範就可以不要加進去

daisy_ldh · 发表于 2013-10-17 15:59

procomm1722 发表于 2013-10-16 21:59/ R7 d; R8 j0 \- @5 }
第一個問題要看規格書 , 如果電器規格是採用 die to die 來看訊號時間 , 那就必須把 pin delay 加進去# M( d# d, t- G. U. A( O
如 ...

我倒是没有看到类是的规格书，源参考PCB设计中只有包装长度和PIN延时长度，规格书的规范是说按照包装长度+走线长度来做等长。

daisy_ldh · 发表于 2013-10-17 16:00

qcj584520 发表于 2013-10-16 10:32
3 X$ z/ ]0 I# n# R% t% I" L你所说的延时长度应该是芯片内部走线长度！！！

内部的走线长度不就是包装长度吗（点球封装体长度）？

qcj584520 · 发表于 2013-10-18 10:10

daisy_ldh 发表于 2013-10-17 16:00: l& T, M; W( b7 O; n; _
内部的走线长度不就是包装长度吗（点球封装体长度）？

芯片内部DIE 到芯片球pad的长度！

溶冰 · 发表于 2013-10-18 17:22

lcy 发表于 2013-10-11 09:52 _5 F; U) c+ v3 P5 E! s2 N
针对第二个问题；是可以的，要SKILL你在skill那个分组里面去找找。

怎么找呢？请教下

daisy_ldh · 发表于 2014-2-8 17:57

LAY出来的DDR3 2G出问题了，设置里头（4片DDR，DQ top层，ADD,DDR BOT层）是会自动加上Zall长度(这长度大小和板厚有关），而我按照不加Zall长度来绕等长，关系式是：ADD+/-100=CLK,DQ/DQS+/-1000=CLK，现在有两片DQ线长度与CLK超到了1060.原厂反馈说是要加上Zall长度的，我的个晕了！手册上没说要加Zall长度，我想问大家有没有碰到过？