EDA365电子工程师网

标题: 关于DFA？ [打印本页]

作者: ling_tina 时间: 2013-8-26 14:23
标题: 关于DFA？
近来公司切实执行DFA设计，要求在建立封装的时候在DFA层面加入相关信息，如器件实体大小？很困惑这个实体大小指的是看得的实体大小吗？用不用考虑管脚的？这个大大地影响了布局。请教高手！！！！

作者: navy1234 时间: 2013-8-26 16:20
应该要考虑管脚的

作者: ling_tina 时间: 2013-8-27 08:36

navy1234 发表于 2013-8-26 16:20
* f$ l: f. Z1 S& j. ]& Q N9 h应该要考虑管脚的

噢那常规的器件DFA要求的间距是多少呢？有没有相关的资料说明。或是说不同的公司要求不同？

作者: navy1234 时间: 2013-8-27 09:04
推荐如下：
1.小（矮）器件不能放置在大（高）器件中间；(以2.0mm为依据判断)
2. PLCC、QFN、QFP、SOP各自之间和相互之间间隙≥2.5 mm；
3.QFP、SOP与Chip 、SOT之间间隙≥1 mm；
4.PLCC、QFN与Chip、SOT之间的距离≥2mm;
5. BGA外形与其他元器件的间隙≥3mm,推荐5 mm;
6. PLCC表面贴脚座与其他元器件的间隙≥3 mm；
7. 表面贴片连接器与连接器之间应该确保能够检查和返修, 一般连接器引线侧应该留有比连接器高度大的空间。

作者: ling_tina 时间: 2013-8-27 10:37

navy1234 发表于 2013-8-27 09:04+ `' }2 v# b- r. ~3 Z
推荐如下：. r- \7 j9 v0 Y) m `' J4 J
1.小（矮）器件不能放置在大（高）器件中间；(以2.0mm为依据判断)/ o* U' A: q. y a( C$ q, ^1 C
2. PLCC、QFN、QFP、SOP各 ...

嗯，谢谢了{:soso_e163:} ，考虑PIN的话，对于结构限制多，板子小，密度大的板子挑战性就大了。。。

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)