找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 439|回复: 2
打印 上一主题 下一主题

cadence画板时怎么样才能考虑时序的问题?

[复制链接]

44

主题

258

帖子

1067

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1067
跳转到指定楼层
1#
发表于 2013-8-19 20:09 | 只看该作者 回帖奖励 |正序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
我前两天看于博士的视频时上面说要考虑:时序部分?但是我查了好多资料也没讲清到底是怎么考虑的。
4 [$ i' ?3 I% Y, t2 c: s
0 J2 Z6 F1 q" `! t1 t( D我自己分析了一下:时序是由原理图设计的时候考虑的,由原理图工程师进行时序控制,我们主要考虑的就是电源上的电容尽量摆放的更合理(回路短,线程短)是不是这样的!
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

72

主题

1171

帖子

3263

积分

五级会员(50)

Rank: 5

积分
3263
3#
发表于 2014-11-4 17:57 | 只看该作者
时序在硬件设计上基本可以确定 需要的是PCB设计不要给时序带来额外的影响因素,等长只是调节手段,软件或者硬件设计可以搞定的 一般不会需要PCB调整什么

27

主题

306

帖子

1496

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1496
2#
发表于 2014-11-4 17:22 | 只看该作者
时序确实是原理上确定的,但是pcb上要考虑到对走线的要求,比如做等长设置,等长的作用就是对信号延迟的要求,直接影响到做成实物的时序要求问题。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-26 22:39 , Processed in 0.054791 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表