DDR参考电压被拉低，求大神解析

mylive

一个板子挂了四个ddr3，vref电压这个0.75v的电压在DDR跑起来之后变成只有0.2v，有些变成1.0v，代码在
另外一个项目的板子验证过是ok的，实在不理解为什么？
    把vtt这个电压和vref这个电压飞线连接起来，ddr测试程序ok！，但是不明白vref怎么会被拉低？求大神指教。

槊缘

个人见解：
' k" ], }( Q- r6 B# b1 |8 @8 e# y1、首先TPS51200的Vo和REFOUT是作为输出使用，楼主的画法有问题；
) d! ^+ t; d* ?4 i- Q2、TPS51200给出的参考设计一般只针对1PCS的DDR来设计的。REFOUT引脚的电流输出能力有限，多片的DDR使用可能超出了REFOUT引脚的载流能力导致电压下降；
7 b, K- I6 R5 c9 p/ j5 [解决方法：
多片DDR3的电源设计方案可以这样：TPS51200的REFOUT引脚不使用，直接通过合适电容下拉到地；DDR3的0.75V_VTT使用TPS51200的VO输出，而DDR3的VREFCA和VREFDQ引脚使用1.5V经过磁珠和电容滤波后供给。

coffindidi

问题可能在FPGA上，TPS51200的VREF驱动4片DDR不可能有问题，我用过这个芯片驱动二十几片DDR都没问题的，可以尝试VTT和VREF不直接飞线，中间串个小电阻，如果电阻上有一定压降，可以算出VREF的电流是否太大了

mylive

coffindidi 发表于 2014-6-8 13:25
: H6 p8 w9 P* I+ b7 o) V问题可能在FPGA上，TPS51200的VREF驱动4片DDR不可能有问题，我用过这个芯片驱动二十几片DDR都没问题的，可 ...

5 w3 V( l+ {- b" g可以驱动20个啊。学习了。
9 t" C+ T+ h# u2 m; [. o8 Z/ @我的板子因为信号质量问题后来改版了。

qiqishu

你的图不全，后级电路也发一下
6 h: r# @% \: D9 u有可能是DDR的后级电路出问题了

eddiemoon

尼玛这还问个屁，明显驱动电流不够呀，建议两片TPS51200，要么改改总线匹配电阻，要么改改电容值，要么换片电源。

duzz

如果磁珠的性能变劣，也会导致电压下降！

sencars

是要分压出来的吧，那把R101和R104换成2K的看下

hukee

是不是后面加了匹配电阻，上错了值。

liny123

把R104 和 R101更换1K的电阻试试.   如果还不行可能是你的芯片REF这个电压的负载能力超出了你的应用.

bingshuihuo

没有结果了吗?

litiejun

貌似vref驱动能力不够啊   3个ddr可以  换成4个就不行了。你可以看看vref电流最大多大。再看看4个ddr需要多大电流。把vref和4个ddr断开  看电压是否正常。正常的话就说明驱动能力不够4个ddr的

mylive

part99 发表于 2013-8-6 12:22
) C* t2 ]" X" P3 u/ T7 ^应该是FPGA的管脚定义不对，Vref应该定义为analog input，估计很可能被定义为SSTL_15。

咨询了下逻辑的同事，没有这项设置。IP生成的。

mylive

part99 发表于 2013-8-6 12:22
* Y6 U- ~& M! Y$ X8 O1 ~: A1 q/ Q. G应该是FPGA的管脚定义不对，Vref应该定义为analog input，估计很可能被定义为SSTL_15。

% z1 M; Y$ G: \多谢，明天我咨询下做逻辑的同事看看。

part99

应该是FPGA的管脚定义不对，Vref应该定义为analog input，估计很可能被定义为SSTL_15。