EDA365电子工程师网

标题: allegro等长设置问题 [打印本页]
作者: tanghui1987510    时间: 2013-8-1 09:54
标题: allegro等长设置问题
等长设置好后，显示的长度与实际长度不一致，请问这是什么原因呢？？？{:soso_e183:} % H$ s; V3 l2 N! y" N- r4 e; t
作者: dzkcool    时间: 2013-8-1 09:54
去掉下图中的Z Axis Delay即可不包括过孔长度' d7 Z5 N% J+ ~8 G0 z. |
作者: 李明宗伟    时间: 2013-8-1 21:27
什么是显示长度，什么是实际长度啊
作者: tanghui1987510    时间: 2013-8-2 09:19
李明宗伟 发表于 2013-8-1 21:27
% z- V- T& f/ l: N" Y什么是显示长度，什么是实际长度啊

, O, K1 x/ ]+ W5 f6 {2 s7 g7 |show net 的时候显示如下，为什么会出现BOTTOM/BOTTOM,Zall=32 MIL，不知道哪边设置错了7 N# p# D' F& u  A3 |! T# W9 d2 {
4 Q, N- Z8 s5 G3 K

0 z2 P' W. ]5 u3 v8 `# k  Net Name:            XM1_DATA156 l+ g0 U5 k4 q3 r8 l* A1 X
  Member of Bus:       XM1-D1+ i: b2 q! P6 ?0 o3 q

0 [8 H2 ^+ Y7 C3 g' ?: Y; a/ m  Pin count:              2, b) o* b+ v: W8 G" T: s+ A: R8 C
  Via count:              49 \) z# V8 s3 h* X8 {: L$ |
  Total etch length:      903.28 MIL  
4 e/ F$ p7 `# o0 f- H* Z  Total manhattan length: 430.73 MIL
7 ^- x! i# A% P$ v  Percent manhattan:      209.71%
8 B. M  L1 a' |# L0 b) X' d# |  g$ h5 i: D' A1 U8 i" R
  Pin                     Type      SigNoise Model        Location
. ~( K3 U. y, @) i4 S% b" s, F; R  ---                     ----      --------------        --------# S! i3 w' r+ E3 z8 Q6 d
  U4.B9                   UNSPEC                          (-1516.62 685.41)& h/ ^7 N3 ?: X3 U
  U1.C17                  UNSPEC                          (-1184.58 784.10)( e1 h# g. W$ r- M

+ i- k0 J1 k- q: I  No connections remaining  @  b: A! c: Q
$ r& y5 w% N: }- a& _2 Z0 e- ]! t
  Properties attached to net8 Z/ Y9 a* D2 ~1 f4 C3 I
    BUS_NAME          = XM1-D1; D+ q, R; b  H2 A" f
    ELECTRICAL_CONSTRAINT_SET  = XM1_DATA8- ?% M7 a4 T+ a# X+ S# K( q8 ?
' \/ k$ M. o, k2 T7 G9 f
  Electrical Constraints assigned to net XM1_DATA15& m7 }+ H* E: Y* `
    relative prop delay: global group XM1-D1 from U1.C17 to U4.B9  delta=0.00 MIL  tol=20.00 MIL
: S7 }% [3 O( f& v6 Y& A* }! Q' i' R/ p- |8 q
  Constraint information:) u; d0 Q4 S& X$ n4 w0 u
    (RDly) U1.C17 to U4.B9  min= 919.3 MIL  max= 959.3 MIL  actual= 935.28 MIL                   target=  (XM1_DATA12) U1.C18 to U4.D1- [% h7 {9 q" L6 F* ?& l  S
            (-1184.58,784.10) pin U1.C17,UNSPEC,BOTTOM/BOTTOM2 l% }, H# j$ m# G
            (-1184.56,784.10) via GND07/BOTTOM
  x/ s0 q5 n! s) G  q2 X; e      18.13 MIL cline GND07: p3 P; `4 F8 t2 B" f) c
            (-1197.38,771.31) via GND02/GND07' ^: p2 G: I* E* E! O
      639.6 MIL cline ART06
- X3 ^, ?9 j# S& D, W            (-1368.74,567.43) via GND02/GND07
4 I& _8 R( j. L4 X! ^& P      30.94 MIL cline GND07( V8 O; v- e$ ], d
            (-1393.13,581.82) via GND07/BOTTOM
/ h+ ?7 n" T' Y( J% R      214.59 MIL cline BOTTOM
1 L/ Z9 k& x: s$ h2 x            (-1516.62,685.41) pin U4.B9,UNSPEC,BOTTOM/BOTTOM,Zall=32 MIL
7 p8 I7 l4 X% r1 x3 q  Member of Groups:# O9 J, @' O5 }9 B! d
    BUS             : XM1-D1# f; X- q$ u6 v% U# B- S
作者: 在水一方@羽球    时间: 2013-8-2 09:28
加我QQ739537967，给你看看
作者: 李明宗伟    时间: 2013-8-2 21:58
Total etch length和Constraint information中的不是同一概念；Total etch length只是走线长度，而Constraint information中的线长还会包括过孔等信息，是综合考虑的延迟。
作者: tanghui1987510    时间: 2013-8-5 09:37
李明宗伟 发表于 2013-8-2 21:58 ! P2 D- L' Z, c: p8 Q
Total etch length和Constraint information中的不是同一概念；Total etch length只是走线长度，而Constrai ...

( j5 h) [2 d" T/ O) L) P+ S那怎样才能在Relative Propagation Delay的Length栏显示的是Total etch length，而不是Constraint information的长度呢？
作者: 李明宗伟    时间: 2013-8-5 17:18
Relative Propagation Delay，如你所见，约束的是延迟，就是我之前所讲的包括过孔在内的所有因素导致的延迟；而如果你只是想约束走线长度的话，可以设置Total Etch Length，不过它不是相对约束。
作者: tanghui1987510    时间: 2013-8-6 09:45
李明宗伟 发表于 2013-8-5 17:18 ; ]" D& m& [/ J+ P7 Q! C/ j+ a6 v
Relative Propagation Delay，如你所见，约束的是延迟，就是我之前所讲的包括过孔在内的所有因素导致的延迟 ...
% L2 x% j' I$ G* S, f6 K& i
请问具体要怎么做？在哪边修改？
作者: jiaoweiyong    时间: 2013-8-6 09:55
过孔的长度也算到里面去了，如果通孔板，你看下相差是不是就是板的厚度
作者: tanghui1987510    时间: 2013-8-6 10:27
jiaoweiyong 发表于 2013-8-6 09:55 5 `# d- Y: e! X7 u  w/ t, o
过孔的长度也算到里面去了，如果通孔板，你看下相差是不是就是板的厚度
( R8 G3 f/ b8 f  m0 m$ A
我要怎样设定，才能不把过孔算在里面呢？{:soso_e183:}
作者: lisatm    时间: 2013-8-6 11:48
tanghui1987510 发表于 2013-8-6 10:27
% w5 b' z/ H- k3 O5 r% ~我要怎样设定，才能不把过孔算在里面呢？
4 R3 b/ d2 d8 A; K2 d. g. H
直接查询不就可以了吗？显示的是走线的长度。
作者: jiaoweiyong    时间: 2013-8-6 11:50
忘记了
作者: tanghui1987510    时间: 2013-8-6 12:45
dzkcool 发表于 2013-8-6 12:21 " M) O8 [9 }$ q+ L: @7 s
去掉下图中的Z Axis Delay即可不包括过孔长度
% V8 G) V+ a; r, E' p
{:soso_e183:} 正解，感谢！！！



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2