求助：cadence 15.7 生成网表出错

可可惜你

之前一直用的AD，最近在学 CADENCE，线路图画好以后，生成网络表的时候出状况，提示：#1 Error   [ALG0031] Pin number missing from Pin "1" of Package CAP , C2: SCHEMATIC1, vcc (3.40, 2.90). All pins should be numbered.
& o6 u! C  P" a& r* J#2 Error   [ALG0031] Pin number missing from Pin "2" of Package CAP , C2: SCHEMATIC1, vcc (3.40, 2.90). All pins should be numbered.
0 x3 S; c* X( B2 {7 `4 P6 t#3 Error   [ALG0031] Pin number missing from Pin "1" of Package R , R1: SCHEMATIC1, vcc (3.10, 2.50). All pins should be numbered.
  _/ T8 [' M$ M* h; b, g#4 Error   [ALG0031] Pin number missing from Pin "2" of Package R , R1: SCHEMATIC1, vcc (3.10, 2.50). All pins should be numbered.
  i4 W0 t( b) W: s9 G   因为跟之前AD的流程不同，感觉很棘手，我想弄明白几个问题：
7 u1 i0 w: g, u* L1、这个软件是不是没有自带的PCB封装库？也就是说必须自己创建封装？
6 W5 i0 t3 B3 S! }" A$ i2、如果是，如何导入，是否需要载入原理图设计环境？
; d  W; t+ b1 d) w# V  Q4 B- ]! E3、因为这个软件的SCH和PCB模块是单独的，一时有点无从下手了，是不是我在PCB里面创建的封装会直接导致SCH模块也有相应变化？也就是说如果PCB模块找不到相应的封装，SCH模块生成网表就会报错？
是否有大侠指点一下，多谢了！

wanghairui168

1\有自带的原理库
2、设置库路径就可以了。
# t! h$ k: U" t$ x% L+ k) E7 H; P3、封装库的名字要跟原理图一样才能导入，否则会出现你上面的报错！

amaryllis

原理图里面所有的管脚要有管脚号，即pin number

cewtf

检查一下C2还有R1的pin脚吧，你的footprint跟这两个原件没有对应起来。
6 P; O& P: S7 E  h! |cadence是没有自带footprint库的，所有的都需呀自己建。
2 I9 [( e  ]+ i0 {. z' y$ {* u/ Y" V- Z导入库需要再cadence里面设置，setup，user preference里面找找吧，或者去看于博士的视频，里面有介绍。
PCB封装库建立起来之后，原理图只会根据在footprint里面对应的名字去找PCB封装，如果名字不对，那么PCB就无法对应。你可以导入netlist之后去place里面看，到底是哪一个原件封装与问题。
7 A7 y+ t2 n" {6 d. ]不知道有没有帮到你。

可可惜你

怎么都没人理我