求教：如何计算总线的等长范围？

James‘

       求教：如何计算总线的等长范围？总线等范围是否越小越好呢？

James‘

jimmy 发表于 2013-11-14 13:30
首先要在datasheet上查相关的时序参数，然后看看用的是哪种时序关系（常用的有源同步和共同时钟）
/ b0 V6 _- y7 A' G5 a6 h
" ]# B9 H% L2 k1 N% ]/ r( M* Q' J然后 ...

这种做法很保险，不过在这种思维的支撑下做起layout来很苦逼。

jimmy

首先要在datasheet上查相关的时序参数，然后看看用的是哪种时序关系（常用的有源同步和共同时钟）

+ U4 v0 z& v: e9 ?! d  ^' b然后根据相应的时序计算方法来算setup和hold 时间，然后这个时间要满足规范要求

. O& V2 n1 k9 ?6 k0 g" ]$ ^所以误差越小越好。

James‘

hnhjw 发表于 2013-7-16 16:31
. M+ h. B. e8 f" a: @等大虾指导！

# n8 I) M, g/ W! h$ W大虾没有，小弟说说我的见解吧。
任何非必要的绕线都是不可取的，都会增大信号串扰。   总线等长的目的是为了使采样时信号恰好从发送端传递到接收端，即最长信号线有效电平的前端与最短信号线有效电平的末端（假设信号是方波信号）同时到达接收端。  由于PCB上时延的不确定性，比如走线转折、过孔、焊盘及相邻信号距离都有可能引起时延的变化，因此等长范围必须在上续值上进行优化。实际中一般根据经验值进行绕线。

hnhjw

等大虾指导！