|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 hi_yjs 于 2013-4-6 21:25 编辑 # G( r7 e" P4 ^ o2 i
2 y5 Q' G! d5 U) W+ ?原本的偶，在浴缸里扑腾几下，没被淹死，就以为自己会游泳了~% u! c. w4 t5 l% n
这次参加Jimmy的培训，一个一个的巨浪打过来，才明白什么叫知识的海洋……
$ {) S; \% X4 M$ d( l! ~" k这次主讲是92年的肖美女~7 l% U$ o8 H) O& I
自卑啊~人家美女这么年轻，就已经如此有气场了~
& C. k6 d% D3 t D而且讲得也非常有条理、深刻……% b) k2 C$ r" [+ h" M" R
比较有感觉的就是，不墨守陈规，敢于突破教条，懂得灵活变化……. c/ z+ Z3 Y3 R4 Q+ Q0 ]
这也在于“知其所以然”！如果只是知其然，必不敢，也不懂得去灵活的变通。3 W6 E l; x% u- g0 s I( L2 V# a
只有知其然亦知其所以然，才懂得、敢于去变，去优化~
* r5 J! |9 m! w0 y
- C% O: B [8 [9 {' Y7 LOK，废话说得有点多了~% o$ G' V% } W, [: m, s
下面，偶就跟大家分享一下，偶这次培训的笔记~
9 T2 f, d& O& e8 t/ i纯属抛砖引玉~3 ?/ b5 M+ t$ N7 o3 ~1 G
. b4 s* }7 ? O/ ]1 _
一、何谓电源完整性设计
8 R `+ V8 V( L9 v3 z. ~) i: }0 [ 电源完整性设计研究的是电源分配网络PND（既从电源的源头-稳压芯片-平面-芯片引脚到芯片内部这么一个网络）。
. u9 x7 [* z6 x0 o2 h) A1 @+ M5 ]3 G# K6 t
二、电源完整性的目标3 x: {) s: c% `) d% M, Z3 N
电源完整性设计就是要把噪声控制在允许范围内，保持芯片焊盘上的电压稳定。
# I& k0 C% n f, x4 r3 t% K : H, T1 c, t7 _" g! n+ v
如何做到这点呢？这就要求我们知其所以然了——噪声从哪来？通过控制哪些量能控制噪声呢？$ L" {& p6 D- c
电源的波动，其实是由芯片内部造成的！7 v0 K' E% f9 m! @, i
芯片内部状态转换过程，电流必定会产生变化，而这个变换就导致了纹波的产生。5 i/ ~: }. N' r" @) c
这个电流的变化是不可避免的！那么根据欧姆定律我们要让波动保持在一定范围内，就只有让阻抗尽量低！
* \4 {9 U& y$ y* A( |1 w9 @9 D1 d5 q" x+ [: D( M0 u, j$ `
三、电源完整性的实现方法9 q4 n7 E* v ~! v& p1 F/ w
1、电源模块
# ^( O& G- y* o# }/ ~ 电源模块一般靠近板边、电源入口摆放。
& D' p6 a& h9 @% n- C# [& }) t5 M 但也不要教条地就认死这一规则。如果某电源模块，只是给单独一芯片而不是整板供电，自然就放在芯片附近即可。
& j" {" F" V2 v6 S( j4 y9 f 2、内层平面
e5 A: ?/ O$ ^9 K" K. U9 K 尽量使电源层有紧耦合的参考地平面。这其实本身就相当是一个电容，比外接的电容要强大的多~) a% o! _8 A. d5 h5 Z" t
叠层时一般都是对称的，并保证至少有一个电源与地紧挨着。/ l& H$ B* E& c, ?% l
两个压差较大的电源平面不允许在一起。 w* P, H0 e( Y/ |
3、多种电源的分割( h, V( y# O D
分割后的电源平面要尽量规则。这不是为了美观，而是为了避免出现瓶颈。
5 Q; j! ^4 G% w" F/ h- P 不要将没有联系的平面之间形成交叠，空间上也不允许重叠。: u+ W; M( X2 ~+ n, T
即分割后的相同平面（如模拟或者数字）无论在哪一层的投影都应该是形状相同，位置相同的。
: w6 k# c; g" e: Z* v% k 1Oz铜厚时1mm的线宽能通过的电流分别为：表层1A，内层0.5A。" D9 i6 G! x* ?$ ^
VIA则按孔的周长来等效走线宽。如0.25mm的孔，周长为0.25*3.14=0.785mm,可通过的电流为0.785A." s9 S# f1 T$ B" P
4、供电芯片
1 c, o* a# [- O' r" b3 c( m F 大电容谐振频率低，滤波半径较大，可放在芯片周围；6 q7 V) n- y3 u# A' A: ~4 P
小电容谐振频率高，滤波半径较小，必须靠近芯片引脚摆放。1 w) B1 x% v- h2 e4 R
为了降低电容的等效电感，可以采用多个相同容值电容并联的方式进行滤波。并且摆放是要正反交错，以让电感相互抵消。
5 B6 r; m, p. ~
: }! f0 ?% u0 E2 w. T. ^
7 f; y$ V! g4 T上面我就回顾、总结一下，偶这菜鸟在这知识巨浪里头，偶尔挣扎着吸取到的一些东西。8 c3 M8 _( o9 ^
不够完整，甚至可能会有些理解上的偏差，还望各位多多指教~+ P8 \! E6 Z) J0 M' A+ ^. O
下面我想用本次培训的几道思考题作为结尾：
- o8 V* U( g( l0 \4 M2 R \1、为什么大电容可以放在距离芯片较远的位置，小电容要尽量靠近芯片管脚放置？/ @2 D* F1 V7 y8 S7 D& h
2、如何估算线宽和过孔的过流能力？
# K+ W5 X9 B- R- h% y4 _; s7 {3、叠层是否是走线层越多越好，只要保证电源能连通就可以？# n; ^ A. I; H) S: J, ^$ v7 `6 Y# ~
4、为了降低电容的等效电感，可以采用多个相同容值电容并联的方式进行滤波？
5 ^5 ]) Y, M r6 V* ]* o% Z# x5 q4 J& D& W2 K
|
-
1.png
(193.88 KB, 下载次数: 3)
评分
-
查看全部评分
|
[复制链接]
/1 
发表于 2013-3-31 01:24
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
感谢分享心得。
人家LZ是在讨论技术问题....不是在挖美女......