逻辑电平检测电路

飞鸟羡鱼

最近在做一款芯片，里面需要用到这样一个电路（暂且命名为逻辑电平检测电路）：
1、输出寄存器是由8位数据位（经过异或操作）和一位反转位组成的9位寄存器
. h9 h1 ~1 o3 m0 K% w) m2、反转位定义：当数据位里面有超过4位的1时，反转位设置为1，否则保持为0
3 d0 H" ^$ _& q" q. u3、输出的8位数据位要和反转位进行异或操作，然后才能输出


% P# |! L0 W& N6 K, Y6 s
6 X5 M& x2 ~# X' G
7 d0 h2 ]$ [% c; x如何检测1的个数是否大于4的电路最好能用组合电路实现。
7 u, U, r& [& ^/ J( B& ~+ v希望能有朋友指点一下，多谢了。

' H5 D4 T+ A4 s% g

zgq800712

4 s7 J* i) h' X; X% Q哎想不出来，看序列检测器也不是用组合逻辑的。，楼主说的是4个任意位1 还是连续1。
连续位的话就好做了。