求助关于LVDS 信号传输电缆辐射问题

bjfue

        最近做一个项目，采用LVDS接口的显示屏幕。经测试发现电路板接上LVDS数据线后在频点1568M附近产生了较强干扰（-57dBm）取下数据线干扰消失（数据线采用普通电缆制作的双绞线，显示屏接口时钟为30MHz）。LVDS 接口设计时已经充分考虑了LVDS接口设计注意事项。
. z$ ^! @" l. `1 [0 d, F     对此现象感到非常困惑。首先可以确认辐射本身不是由于板子本身产生，因为线缆取消后辐射消失，其次LVDS双绞线本身就是可以降低EMI，不知为何反而成为辐射源。
9 I6 b5 _( ~; m4 D! o      对此不知有什么较好的办法解决。
1 g( K! g# g0 q4 s" R     

i265

bjfue 发表于 2017-4-19 11:12
! T2 V. y! [6 D* s" Y6 ]已经解决～～～

: u+ y7 T4 L) j5 k; M# W* |' N 兄弟 LVDS辐射问题解决了   能请教下处理的方法吗   

i265

bjfue 发表于 2017-4-19 11:12
已经解决～～～

可以分享下给大家   
& e/ J% k- V* {  y

bjfue

i265 发表于 2017-4-14 09:06
' Q- c6 }& y% d6 x0 m: m你好 请问 问题后面解决了 吗

已经解决～～～

bjfue

对原始信号进行滤波处理.线缆加屏蔽

i265

你好 请问 问题后面解决了 吗

bjfue

超級狗 发表于 2013-3-25 23:29
我還想到一點，你 LVDS 差動端有照 Strip Line 或 Micro Strip Line 的阻抗線來走嗎？

100欧带状差分线。每条线两个过空，孔径6mil

超級狗

我還想到一點，你 LVDS 差動端有照 Strip Line 或 Micro Strip Line 的阻抗線來走嗎？

/ D. B$ M3 h% f, x+ B{:soso_e100:}
' L0 w" h: n1 q1 A! y% p* h) {' |
附檔是 TI LVDS Application Note

' L1 s& P! N7 q

超級狗

4 K) p  p' g6 _/ A. ~
2 [2 W* k7 C  \" c. A% y. |LVDS 端還可以預留共扼線圈（Common Choke）的位置，聽說這東西對 LVDS、MIPI DSI 或 HDMI 這種差動（Differential Interface）傳輸還蠻有效的！
; {4 n/ D; D8 R, V+ Y/ T: i  M
{:soso_e130:}

bjfue

处理器输出的rgb信号中的时钟做了包地处理。各信号线做了等长。源端加10欧的匹配电阻。干扰信号来源有可能是时钟，行同步和幀同步信号叠加过来的，后续我想查查这三个信号的过冲下冲和振铃情况

bjfue

liqiangln 发表于 2013-3-25 12:30
# |& o0 F* v/ [7 V; A5 C. @LVDS数据线后在频点1568M附近产生了较强干扰（-57dBm）取下数据线干扰消失
1 d$ Z9 f: d- P' U6 q
频点是够高的，相当于1.568G的 ...

( K, M+ R( ]3 K+ q我估计是处理器主频的2次或者是3次谐波。强度已经很大了，噪底才负九十，我用导电布包裹线缆后确实下降很多。另外，加磁环没用。这个频率磁环已经不能衰减了。磁环可以滤除在几百兆的干扰。

bjfue

板子上时钟源为26兆，其它的时钟通过处理器倍频所得

liqiangln

LVDS数据线后在频点1568M附近产生了较强干扰（-57dBm）取下数据线干扰消失

& `( m, u( N* i+ s, J, ^$ {% v# F2 ?频点是够高的，相当于1.568G的位置，另外就是-57dbm相对来说能量也很小了，是否是接受到的能量，有屏蔽措施吗？ 或这双绞线再做一个锡箔包裹。

超級狗

1568 = 7 x 7 x 2 x 2 x 2 x 2 x 2 = 49 x 32
1 H0 H) X4 X' q0 k. L4 r# p
可以找一下，板子上有沒有類似 14MHz、28MHz、32MHz、49MHz....等，上述因數各種乘積組合而成的時鐘或晶振。

# V5 L  @6 |, U* `9 j' S{:soso_e127:}

超級狗

關於輻射是怎麼產生的，原因有很多。小弟的專長也不是射頻（RF），不過可以略為解釋一下。

- v! {" t. s: @) |5 q0 H1 v7 ~沒接纜線時沒有輻射，接了之後訊號傳導路徑變長，可能接近某個輻射源四分之一波長（1/4 λ）的整數倍，反而變得更容易發射，所以輻射干擾就跑出來了。意思是說，雜訊一直都在，只是有沒有合適的路徑讓它輻射出來。

改變顯示頻率的時脈，對於輻射干擾無太大改善，這種狀況也很常見。處理器顯示界面（Display Interface）的時脈，通常也是來自處理器的時脈，不外乎是除頻（Clock Divider）、鎖相迴路（PLL）升降頻。時鐘（Clock）的來源不變，只是改變除頻的倍率，事實上都還存在著主頻的影子。

( F" t  p; l! E0 c, P- l% b我們通常只分析時域（Time Domain）訊號，常常忽略了頻域（Frequency Domain)的分析。一個示波器上看到的方波，它的上升緣或下降緣有正過激（Overshoot）、負過激（Undershoot）、振盪（Ring）的現象，對於富利葉轉換（Fourier Transform）來說，它都暗示著訊號中暗藏著更高頻的成份存在。

7 o: s$ [2 ^2 V6 q* P{:soso_e198:}