|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
各位好:
5 |% ~) A! q+ q# d1 ]5 G, o 我在学习FPGA。有一个教程市容ALTPLL做定时器,代码如下:
R' g1 \! `5 P* J'timescale ins/10ps% D4 g! o( {# {/ ?' H W
module address_gen (clk,reset,enable,control_word,address);
. f( v N" D/ m1 K: W+ rinput clk,reset,enable;; G2 M8 G. J7 Q1 g7 U' ^; W
input [5:0]control_word;1 D* E; w) i8 |" s
output [11:0]address;, O; L @9 d i) V* b7 J
reg [11:0]address;
2 X: D2 M0 Y# r( m& Halways @(posedge clk or negedge reset)- A2 ^8 Y# P) f/ N$ Q
begin
' K6 `; X3 H% m. B) [ if(reset == 1'b0)) S6 j! }) g8 ]- D
; n4 z2 v/ @1 U2 K& T* h begin* `8 V$ Q3 u. c0 C# ]8 h: e4 o
address<=12'h000;) U% ?* }7 T5 J6 E) V/ `2 j
end1 [. L Z8 f! q6 g! \( J
else if(enable==1'b1)6 S; _: G2 M* k
begin
. g9 l: z. d3 g5 m* c address <= address + {6'b0,control_word};
9 P1 y) L" ?+ z( k end }" N6 c6 [# \# d' ^# J
else: R# X: c8 w7 u6 C5 m2 A8 O0 n
begin) h2 _& z5 \. f
address<=address;+ @( v5 f i' d, Y5 F
end) q4 } D6 j2 x/ i
" @6 j! Y1 V3 x/ s* `& y. t0 @ end
. p+ ?- P; u3 E endmodule
. Z0 ^% r5 O0 {" `1 O! w9 B! l在创建设生成符号表的时候总是报有4个错误。
6 o2 l1 s. H) S1 w) l4 Z# [运行环境是QUARTUS 11 WEB版,XP SP37 Y1 o0 I0 K" H& X& w. W
) n+ ^8 x9 Y# I# r+ Y* ?1 f
|
|