找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 616|回复: 1
打印 上一主题 下一主题

cadence spb16.6在画封装时为什么改不了图纸尺寸啊

[复制链接]

7

主题

54

帖子

561

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
561
跳转到指定楼层
1#
发表于 2013-1-1 20:23 | 只看该作者 回帖奖励 |正序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
想画个元件封装,由于尺寸较小,想改一下图纸尺寸,居然改不了,有没有大侠可以帮帮啊?一点点改可以,不能一下子改那么小,得一点点改小。这是为什么啊!!求大侠指点!!{:soso_e149:}
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

5

主题

19

帖子

298

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
298
2#
发表于 2013-1-25 15:21 | 只看该作者
我用的16.3,没碰到画封装图纸较小的情况,一般画封装图纸都很大的。只改过画原理图图纸的大小
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-23 16:56 , Processed in 0.055640 second(s), 33 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表