求助：allegro 导入 siwave 后，层没有网络，请问为什么？

onroad

  我用的是allegro 16.3， 导入siwaave5.0， 没有报任何错，本来要在s参数， 放置add port to geometry,
! f" R9 r; y1 \7 ?3 V& Z在GND和VCC层的net是空的，请问各位大侠，这是怎么回事？怎么让net显示出来了？

eeicciee

onroad 发表于 2013-1-6 17:44
7 e7 e$ c" ?# M" p- x3 b0 P  T是有参考面了，你看我把port不是放在过孔上的呀!
如果放在过孔上就没有参考面呀

% ^( N5 z0 D. P7 @/ E孔是通孔，当然不能放在上面啦。要放在走线的末端上

onroad

eeicciee 发表于 2013-1-4 18:56
你自己有参考平面了。

( D9 o+ x: }5 n9 v6 Y0 [是有参考面了，你看我把port不是放在过孔上的呀!
$ q2 o1 s, ?3 Z如果放在过孔上就没有参考面呀

eeicciee

% ~5 X! k- |4 c5 t/ ~你自己有参考平面了。

onroad

eeicciee 发表于 2012-12-27 16:01
6 @. c4 e* I3 @6 X把siw文件发出来吧，下班回宿舍我加port给你看。再上传。

非常谢谢
& C, S  w  h4 [3 e( c% ]: k5 G( i
, D; t. O4 @* U附件是我用的usb的siw文件，我把port放在usb口就没有参考面

eeicciee

把siw文件发出来吧，下班回宿舍我加port给你看。再上传。

onroad

eeicciee 发表于 2012-12-27 13:56
! o! Z. J: K9 J/ ]9 RDM和DP都参考地就行了。

是都可以参考地，但是如果把port（我用的port to geometry) 放到USB connetor 的DM DP上， 对应的参考层GND的net是NC的，如果放在connector的外面， GND的net就能显示。usb connetor的dm pin和 dp pin都是通孔。如果不是通孔就没有这种情况
4 I9 q) P0 |. u" b# r

eeicciee

DM和DP都参考地就行了。

onroad

   非常谢谢各位
5 _4 q7 S, Z5 D
3 f8 W# c& i9 C8 K  经过折腾，我知道原因了
& F% I0 H$ I+ k8 q; I
7 q! r0 a9 {+ [7 u' B% l  我把port放在通孔上了，如果不放在通孔上，信号线下的参考层的net就能看见。
" V% A7 T* L0 t/ T
  如果这样，我就有另外的疑问，如果要看USB的s参数，如果把port放在usb的连接器，DM和DP就没有参考层的网络，大家都是放在过孔外的吗？
0 L7 Y( z& \. @

eeicciee

如果你在PCB中定义好了层的网络，导入Siwave也会有的。

aibing7

VCC和GND层没有NET哦。net是通过via和VCC、GND连接的。